Politechnika Krakowska im. T. Kościuszki Laboratorium elektroniki				WIEiK
Ćw. nr 8 UKŁADY CMOS				Data wyk. Ćw.
WYKONALI: Marek Gaworczyk Mirosław Hebda Krzysztof Hosaja Andrzej Idzi Radosław Jarosz	GRUPA 32	ZESPÓŁ 3	Ocena:	Podpis:

1. Badanie bramek NOR CMOS.

a) układ pomiarowy.

b) wykresy czasowe

DLA U=3[V]

DLA U=5[V]

2. Porównanie bramek TTL i CMOS.

a) układ pomiarowy

b) wykresy czasowe

3. Wnioski.

Bramki CMOS charakteryzują się szerokim zakresem napięć zasilania oraz zwieraniem wyjścia do masy lub napięcia zasilania. Należy jednak zauważyć, że charakterystyka przełączania bramki CMOS wykazuje obszary liniowe wraz ze wzrostem napięcia zasilania. Zauważmy, że w punkcie pierwszym ćwiczenia w obszarze 3÷8μs przy narastającym U_CC , nastąpiło przełączenie bramki NOR przy napięciach progowych tranzystorów MOSFET z kanałem n i p. W tym obszarze oba tranzystory są w stanie nasycenia i płynie duży prąd I_DD. Mimo, że bramka CMOS praktycznie nie pobiera prądu w stanie statycznym to przy przełączaniu moc chwilowa jest znaczna. Ma to duże znaczenie przy zwiększaniu częstotliwości przełączania.

Porównując działanie bramki NOR TTL i NOR CMOS możemy stwierdzić, że mimo iż bramka CMOS przełącza od 0V do U_CC to jednak czas propagacji jest znaczny i nie nadaje się ona do przełączania sygnałów szybkich. Możemy również zaobserwować powstające przy przełączaniu. Bramka TTL przełącza prawie zgodnie z impulsem zegarowym jednak jej poziomy napięć wyjściowych są ustalone w ścisłych granicach. Dlatego bramki TTL najlepiej stosować do systemów szybkich, natomiast bramki CMOS do systemów wolniejszych, narażonych na zakłócenia i wymagających wyższych napięć zasilania (np. systemów sterowania).

---