POLITECHNIKI WARSZAWSKIEJ

INSTRUKCJA DO ĆWICZENIA NR 21

DO UŻYTKU WEWNĘTRZNEGO

Opracowali: dr inż. Marek Stawowy, dr inż. Adam Rosiński, inż. Andrzej Szmigiel
Wydział Transportu PW. Warszawa 2008.

2

A. Cel ćwiczenia

Celem

ćwiczenia jest zapoznanie się z parametrami układów logicznych na

podstawie podstawowej bramki NAND. Wszystkie pomiary zostaną wykonane za
pomocą programu LabView na komputerze wyposażonym w odpowiednią kartę
wejść/wyjść. Aby rozpocząć pomiary należy uruchomić komputer i wywołać
program LabView w wersji 7.0. Następnie otworzyć projekt o nazwie
Charakterystyka.vi. Pojawi się obraz jak na rysunku poniżej.

Rys.1. Pulpit projektu „Charakterystyka”.

Otwarty projekt umożliwia pomiary dwóch napięć i jednego prądu oraz regulację
napięcia na jednym wyjściu od 0 do 5 V.

B. Przebieg ćwiczenia

1) Charakterystyka przejściowa bramki NAND.

- Bramka standardowa

Regulując rezystorem suwakiem należy odczytać wartości napięcia wejściowego

U

we

i wyjściowego U

wy

, odpowiednio na woltomierzach U1 i U2 (patrz rys.1 i rys.2).

Następnie z uzyskanych pomiarów wykreślić charakterystykę U

wy

= f (U

we

). Liczba

pomiarów minimum 10.

Opracowali: dr inż. Marek Stawowy, dr inż. Adam Rosiński, inż. Andrzej Szmigiel
Wydział Transportu PW. Warszawa 2008.

3

Rys.2. Schemat ideowy układu do zdejmowania charakterystyki przejściowej bramki NAND.

Regulując suwakiem należy odczytać wartości napięcia wejściowego U

we

i prądu

zasilającego bramkę I

CC

, odpowiednio na woltomierzu U1 i amperomierzu I1, (patrz rys.1 i

rys.3). Następnie z uzyskanych pomiarów wykreślić charakterystykę I

CC

= f (U

we

). Liczba

pomiarów minimum 10.

Opracowali: dr inż. Marek Stawowy, dr inż. Adam Rosiński, inż. Andrzej Szmigiel
Wydział Transportu PW. Warszawa 2008.

4

1

2

14

3

¼

7400

7

C

A

A

C

A

C

U

CC

= 5V

R

U

we

U

wy

I

CC

C

A

U

we

Suwak

Pomiar

Pomiar

Rys.3. Schemat ideowy układu do zdejmowania charakterystyki ICC = f (UWE) bramki NAND.

-

Bramka linearyzowana

Regulując suwakiem należy odczytać wartości napięcia wejściowego U

we

i

wyjściowego U

wy

, odpowiednio na woltomierzach U1 i U2 (patrz rys.1 i rys.4). Następnie z

uzyskanych pomiarów wykreślić charakterystykę U

wy

= f (U

we

). Powtórzyć pomiary dla

różnych wartości rezystancji R2. Liczba pomiarów minimum 10.

Opracowali: dr inż. Marek Stawowy, dr inż. Adam Rosiński, inż. Andrzej Szmigiel
Wydział Transportu PW. Warszawa 2008.

5

Rys.4. Schemat ideowy układu do zdejmowania charakterystyki przejściowej linearyzowanej
bramki NAND.

-

Bramka Schmitt’a.

Regulując suwakiem należy odczytać wartości napięć wejściowego U

we

i

wyjściowego U

wy

, na woltomierzach odpowiednio U1 i U2 (patrz rys.1 i rys. 5). Pomiary

przeprowadzić zmieniając U

we

od 0 do 5V i w odwrotnym kierunku. Następnie z

uzyskanych pomiarów wykreślić charakterystykę U

wy

= f (U

we

). Liczba pomiarów minimum

10 w każdym kierunku zmian U

we

.

Opracowali: dr inż. Marek Stawowy, dr inż. Adam Rosiński, inż. Andrzej Szmigiel
Wydział Transportu PW. Warszawa 2008.

6

1

2

14

3

¼

7

C

A

U

CC

= 5V

U

we

A

C

U

wy

74135

Rys.5. Schemat ideowy układu do zdejmowania charakterystyki przejściowej bramki NAND
Schmitt’a.

2) Charakterystyka wejściowa bramki NAND.

Regulując suwakiem należy odczytać wartości napięć U

we

i prądu I

we

wejściowego,

na woltomierzu U1 i amperomierzu I1 (patrz rys.1 i rys. 6). Następnie z uzyskanych
pomiarów wykreślić charakterystykę I

we

= f (U

we

). Liczba pomiarów minimum 10.

Opracowali: dr inż. Marek Stawowy, dr inż. Adam Rosiński, inż. Andrzej Szmigiel
Wydział Transportu PW. Warszawa 2008.

7

1

2

14

3

¼ 7400

7

C

A

A

C

U

CC

= 5V

R

U

we

U

we

A

C

I

we

SUWAK

POMIAR

POMIAR

Rys.6. Schemat ideowy układu do zdejmowania charakterystyki wejściowej bramki NAND


3) Charakterystyki wyjściowe bramki NAND.

-

W stanie wysokim.

Regulując rezystorem R1 należy odczytać wartości napięć U

wy

i prądu I

wy

wyjściowego, odpowiednio na woltomierzu U2 i amperomierzu I1 (patrz rys.1 i rys. 7).
Następnie z uzyskanych pomiarów wykreślić charakterystykę U

wy

= f (I

wy

) w stanie

wysokim. Liczba pomiarów minimum 10.

Opracowali: dr inż. Marek Stawowy, dr inż. Adam Rosiński, inż. Andrzej Szmigiel
Wydział Transportu PW. Warszawa 2008.

8

Rys.7. Schemat ideowy układu do zdejmowania charakterystyki wyjściowej w stanie wysokim
bramki NAND.

- W stanie niskim.

Regulując rezystorem R1 należy odczytać wartości napięć U

wy

i prądu I

wy

wyjściowego, odpowiednio na woltomierzu U2 i amperomierzu I1 (patrz rys.1 i rys. 8).
Następnie z uzyskanych pomiarów wykreślić charakterystykę U

wy

= f (I

wy

) w stanie niskim.

Liczba pomiarów minimum 10.

Rys.8. Schemat ideowy układu do zdejmowania charakterystyki wyjściowej w stanie niskim bramki
NAND.

Opracowali: dr inż. Marek Stawowy, dr inż. Adam Rosiński, inż. Andrzej Szmigiel
Wydział Transportu PW. Warszawa 2008.

9

C. Zagadnienia do opracowania

Należy przygotować się z zakresu wiedzy obejmującej takie zagadnienia jak:
cyfrowe bramki w technice TTL a w szczególności, należy przygotować odpowiedzi
na poniższe pytania i polecenia:

1) Wymień znane Ci techniki realizacji bramek. Wymień ich wady i zalety.
2) Narysuj schemat budowy bramki NAND zrealizowanej w technice DTL (Diode

Transistor Logic). Jaką rolę spełniają tam poszczególne elementy?

3) Co to jest obciążalność bramki?
4) Podaj podstawowe parametry elementów logicznych w technice TTL (Transistor

Transistor Logic).

5) Narysuj schemat budowy bramki NAND zrealizowanej w technice TTL (Transistor

Transistor Logic). W jakich stanach są poszczególne tranzystory przy wysokim i niskim
poziomie na wyjściu bramki?

6) Narysuj i opisz charakterystykę przejściową bramki NAND TTL.
7) Narysuj i opisz charakterystykę przejściową linearyzowanej bramki NAND TTL.
8) Narysuj i opisz charakterystykę przejściową bramki NAND Schmitt’a TTL.
9) Narysuj symbol bramki AND, OR, NAND, NOR, EX-OR, EX-nor i podaj tabele prawdy.
10) Wymień zalety i wady wykorzystania wspomagania komputerowego (na przykładzie

programu LabView) jako narzędzia pomiarowego.

D. Literatura

[1]. Wawrzyński W.: Podstawy współczesnej elektroniki. OWPW 2003.
[2] Pieńkoś Jan, Turczyński Janusz.: TTL w systemach cyfrowych. WKiŁ 1986
[3]. Tietze U., Shenk Ch.: Układy półprzewodnikowe. WNT 1987
[4]. Misiurewicz P.: Podstawy techniki cyfrowej. WNT
[5]. Misiurewicz P.: Podstawy automatyki cyfrowej. WSiP
[6]. Piecha Jan.: Elementy cyfrowe TTL. Uniwersytet Śląski 1983
[7]. Kruszyński H., Misiurewicz P., Perkowski M., Rydzewski A. Zbiór zadań z teorii

układów logicznych. PW 1986