F2-31
Układy CMOS - 10
Margines zakłóceń
Wartości typowe napięcia
wyjściowego struktury CMOS
przy obciążeniu innymi
układami CMOS:
UOH typ = UDD, UOL typ = 0
Typowa wartość napięcia
progowego: UT = UDD /2
Typowy margines zakłóceń: 0.45 UDD (bliski ideału!)
Wartości najgorsze napięcia wyjściowego zależą od serii. Np.
dla serii 74HC, przy UDD = 4.5 V :
UOL max = 0.1 V, UIL max = 1.35 V
UOH min = 4.4 V, UIH min = 3.15 V
Gwarantowane marginesy zakłóceń
ML min = 1.35  0.1 = 1.25 V
MH min = 4.4  3.15 = 1.25 V
czyli M / UDD = 1.25 / 4.5 H" 0.28
" Generalnie przyjmuje się gwarantowany margines zakłóceń
układów CMOS o wartości 0.3 UDD.
" Przy obciążeniu układu CMOS układem TTL wartość M maleje
" Przy porównywaniu odporności na zakłócenia różnych rodzin i
serii trzeba również uwzględniać różnice wartości ROL i ROH
© J. Kalisz, WAT, 2005