ZADANIA Z UKŁADÓW SEKWENCYJNYCH
1. Przy użyciu bramki XOR oraz przerzutnika typu D zrealizuj przerzutnik typu T. Narysuj schemat układu.
2. Przy użyciu bramki XOR oraz przerzutnika typu J-K zrealizuj przerzutnik typu D.
(dowolny przerzutnik może być uzyskany z innego przerzutnika i bramek) 3. Narysować przebieg na wyjściu Y przerzutnika J-K wyzwalanego zboczem opadającym (zbocza sygnału zegarowego CLK są idealnie pionowe). Założyć, że Y(t=0) = 0. Podać analityczną postać sygnału wyjściowego: Yt+1 = f (X, Yt).
CLK
X
Y
J Q
X
CLK
K
Y
t
4. Zaprojektować licznik synchroniczny liczący mod 6 w naturalnym kodzie binarnym. Do wykorzystania przerzutniki typu D oraz bramki NOR. Wyjścia licznika oznaczyć Q2, Q1, Q0 (Q2 – bit najstarszy).
Narysować schemat układu.
5. Zaprojektować synchroniczny automat sterujący trzema żarówkami Z1, Z2, Z3 i pracujący w dwóch trybach ( w zależności od stanu wejścia Mode):
a) żarówki zapalają się pojedynczo, kolejno i cyklicznie: Z1,Z2,Z3,Z1,Z2...itd., jeśli Mode = 0, b) wszystkie żarówki zgaszone, jeśli Mode = 1.
Z1
Mode
Z2
Z3
clk
Narysować graf i schemat układu. Do dyspozycji przerzutniki J-K i dowolne bramki.
6. Dokonać analizy przejść między stanami układu asynchronicznego opisanego tabelą 2 (układ asynchroniczny potencjałowy), poczynając od następujących stanów:
x1x0
a)
b)
s1s0
00 01 11 10
y1y0
00
11 10 00 00
00
00
10
10
11
01
10 00 00 01
10
11
∆
01
1 < ∆0
11
11 01 01 00
01
10
01 11 10 00
11
7. Dokonać syntezy układu sekwencyjnego synchronicznego zadanego grafem 1
000
010
1
1
111
0
1
0
1
0
0
0
100
101
Dostępne przerzutniki RS, bramki NOT i 3-wejściowe MUX-y.
8. Wykorzystując dowolne elementy zaprojektować synchroniczny (lub asynchroniczny) układ opisany grafem. Narysować schemat układu.
00/1
00/0
01/1
01/1
10/0
1
0
10/0
11/1
11/0
9. Układ sekwencyjny synchroniczny posiada 4 przerzutniki ABCD i wejście x. Jest on opisany za pomocą nast. równań stanu:
A(t+1) = (CD’ + C’D)x + (CD + C’D’)x’
B(t+1) = A
C(t+1) = B
D(t+1) = C
Narysować schemat logiczny układu przy użyciu przerzutników typu „D” oraz znależć graf stanów.
10. Zaprojektować układ synchroniczny wykrywający każde pojawienie się sekwencji 0011 na linii wejściowej. Dane są przerzutniki JK oraz 3-wejściowe multipleksery.
11. Wykorzystując dowolne przerzutniki i bramki, zaprojektować 4-bitowy licznik synchroniczny zliczający w kodzie BCD. Przeprowadzić minimalizację metodą Karnough.
12. Zaprojektować komparator dwóch liczb n-bitowych A, B o trzech wyjściach (> = <) jako układ synchroniczny iterowany w czasie. Elementy dowolne.
13. Zaprojektować układ synchroniczny wykrywający nie nakładające się sekwencje 010 występujące na linii wejściowej.
14. Zaprojektować synchroniczny układ iterowany w czasie wyznaczający uzupełnienie do 2 wejściowej liczby 16-bitowej. Podać algorytm pracy układu. Elementy dowolne.
15. Układ sekwencyjny posiada dwa przerzutniki A, B, dwa wejścia x, y oraz wyjście z. Funkcje wejściowe przerzutników oraz funkcja wyjściowa są następujące:
JA = xB + y’B’
KA = xy’B’
JB = xA’
KB = xy’ + A
z = xyA + x’y’B
Znaleźć schemat logiczny, tablicę stanów, graf i równania stanu układu. Jaki to typ automatu ?
16. Zaprojektować układ synchroniczny sekwencyjny opisany nastepująco: A(t+1) = xAB + yA’C + xy
B(t+1) = xAC + y’AB’
C(t+1) = x’B + yAB’
Do wykorzystania przerzutniki JK i dowolne bramki.
17. Zaprojektować licznik – dekoder powtarzający cykl co 12 impulsów wejściowych. Dekoder posiada cztery wyjścia sygnalizujące pojawienie się 3-go, 6-go, 9-go i 12-go impulsu. Przerzutniki T i bramki NOR, NOT.
18. Równania licznika „2 z 5” sa następujące: A(t+1) = E, B(t+1) = A, C(t+1) = A’B + AC, D(t+1) = A’C +
+ AB, E(t+1) = D. Określić sekwencje zliczania tego licznika rozpoczynając od stanu ABCDE = 01100.
Wyjaśnić nazwę licznika.
19. Dany jest 6-bitowy rejestr przesuwający w prawo, w którym wejście krańcowego lewego przerzutnika wynosi kolejno 101101. Założyć, że rejestr został na początku wyzerowany. Pokazać zawartość rejestru po każdym impulsie zegarowym.
20. Dokonać analizy układu asynchronicznych pokazanych poniżej:
I1
Y
I2
Y
X
Y
X
21. Dokonać analizy układu synchronicznego o następującym schemacie logicznym (podać tablicę przejść-
wyjść, graf, równania stanu i przykładowy wykres czasowy dla wyzwalania zboczem opadającym).
CLK
D Q
C
D Q
Q1
Q0
22. Zaprojektować generator sekwencji o jednym wejściu i jednym wyjściu, pracujący w dwóch trybach: 1) na wyjściu same „zera”
2) na wyjściu naprzemiennie „0” i „1”: (...01010101...)
Układ pozostaje w bieżącym trybie jeśli na wejściu jest „0” . Układ zmienia tryb pracy po wystąpieniu „1”
na wejściu. Do dyspozycji przerzutniki RS, 4-wejściowe multipleksery i bramki NOT.