Politechnika Opolska L A B O R A T O R I U M Technika cyfrowa II PRZEDMIOT: Elektronika i Telekomunikacja III KIERUNEK STUDIÓW: ROK STUDIÓW: - SPECJALNOŚĆ: SEMESTR: V ROK AKADEMICKI: 2008/2009 Nr ćwiczenia: 12 Temat ćwiczenia: Modelowanie cyfrowych układów czasowych o strukturze licznika. Symulacja Pspice. Ćwiczenie wykonali: Nazwisko: Imię: Nazwisko: Imię: 1. Orlik Krystian 3. 2. Aukaszów Dawid 4. Uwagi: Data: Ocena za sprawozdanie: Termin zajęć: 2009.01.23 Piątek 1440 - 1615 Data: Dzień tygodnia: Godzina: Termin oddania sprawozdania: Sprawozdanie oddano: wer. Zima 2008/2009 1 I. Wstęp Liczniki budowane są z wykorzystaniem przerzutników odpowiednio połączonych ze sobą. W danym przypadku został zbudowany 4-bitowy licznik na przerzutnikach J-K. II. Schemat licznika Rys.1. Schemat licznika 4-bitowego na przerzutnikach J-K zliczającego do 12. III. Przebiegi Rys.2. Przebiegi czasowe 2 Rys.3. Wpływ czasu propagacji na stany wyjściowe IV. Wnioski Jak widać na podstawie przebiegów czasowych licznik zlicza do 12 (bit 1100) po czym następuje jego reset i rozpoczęcie zliczania od początku (zera). Jak widać na rys.2. A dokładniej na rys.3 na wyjściu występują niepożądane stany pośrednie, między kolejnymi bitami( Rys.3. Pojawienie się wartości 2 i 0 między kolejnymi dwoma stanami 3 i 4). Wynika to z czasu propagacji przerzutników, analogicznie jak ma to miejsce w przypadku bramek logicznych. Czasy te są na poziomie pojedynczych nanosekund (np. bramki w technologi TTL ok. 20ns, natomiast CMOS ok 120ns) Nie da się ich całkowicie wyeliminować a jedynie skrócić, stosując szybsze układy. 3