SYMULATOR
UK艁AD脫W CYFROWYCH
ACTIVE - CAD
OPIS UK艁AD脫W PRZY POMOCY EDYTORA SCHEMAT脫W
Opracowa艂
dr in偶. Piotr Kawalec
Warszawa, 2000 rok
SPIS TRE艢CI
str.
WST臉P 3
TWORZENIE SCHEMAT脫W IDEOWYCH UK艁AD脫W 3
Uruchamianie programu 3
Rysowanie uk艂ad贸w logicznych 5
Rysowanie po艂膮cze艅 mi臋dzy elementami 7
Usuwanie zb臋dnych element贸w i po艂膮cze艅 8
SYMULACJA DZIA艁ANIA UK艁ADU 9
Oznaczanie obserwowanych miejsc 9
Generowanie wektor贸w testowych 10
Przebieg symulacji 12
DRUKOWANIE SCHEMAT脫W I WYNIK脫W SYMULACJI 14
Drukowanie schemat贸w 14
Drukowanie wynik贸w symulacji 14
1. WST臉P
ACTIVE - CAD firmy ALDEC jest pakietem umo偶liwiaj膮cym projektowanie uk艂ad贸w cyfrowych oraz symulacj臋 ich dzia艂ania zar贸wno w trybie funkcjonalnym, pozwalaj膮cym na badanie zale偶no艣ci logicznych, jak i w trybie czasowym, umo偶liwiaj膮cym uwzgl臋dnienie czas贸w propagacji sygna艂贸w w poszczeg贸lnych elementach logicznych. Program ten pozwala stosowa膰 nast臋puj膮ce sposoby specyfikacji projektowanych uk艂ad贸w:
przy pomocy edytora schemat贸w (Schematic Capture), umo偶liwiaj膮cego tworzenie schemat贸w ideowych budowanych uk艂ad贸w;
przy pomocy graf贸w przej艣膰 automat贸w sko艅czonych FSM (Finite State Machine );
przy u偶yciu j臋zyka opisu sprz臋tu VHDL.
W I cz臋艣ci instrukcji u偶ytkowania symulatora przedstawione zostan膮 zasady projektowania i weryfikacji uk艂ad贸w cyfrowych z wykorzystaniem edytora schemat贸w, pozwalaj膮cym na analiz臋 i syntez臋 uk艂ad贸w cyfrowych ze standardowych uk艂ad贸w scalonych. Przy pomocy edytora schemat贸w, z wykorzystaniem zawartych w聽pakiecie bibliotek uk艂ad贸w scalonych, b臋dzie tworzony schemat ideowy projektowanego uk艂adu. Schematy ideowe do chwili obecnej s膮 powszechnie stosowanym sposobem specyfikacji prostych uk艂ad贸w cyfrowych i s膮 podstaw膮 do sprz臋towej realizacji uk艂ad贸w na stanowiskach monta偶owych, z聽element贸w zadanej rodziny uk艂ad贸w scalonych.
2. TWORZENIE SCHEMAT脫W IDEOWYCH UK艁AD脫W.
2.1. Uruchamianie programu.
Program dzia艂a w 艣rodowisku WINDOWS, nale偶y wi臋c uruchomi膰 komputer w聽tym trybie i聽wywo艂a膰 aplikacj臋 ACTIVE-CAD 2.5, co spowoduje zg艂oszenie si臋 programu Project Manager.
Rys. 2.1. Otwieranie nowego projektu.
Nowy projekt tworzymy poleceniem New Project z pliku File (rys.2.1.), albo przyciskiem na pasku narz臋dzi. Nazwa projektu mo偶e zawiera膰 do 8 znak贸w i聽powinna zawiera膰 oznaczenie grupy i numer zespo艂u laboratoryjnego. Tworzony projekt musi by膰 typu generic (rys. 2.2).
Rys.2.2. Wprowadzanie nazwy nowego projektu.
Istniej膮cy projekt uruchamiamy poleceniem Open Project z pliku File (rys.2.1.), lub przyciskiem na pasku narz臋dzi.
Nast臋pnie do projektu nale偶y do艂膮czy膰 bibliotek臋 (lub biblioteki) element贸w, jakie b臋d膮 wykorzystywane w czasie budowy zadanego uk艂adu cyfrowego. Biblioteki wywo艂uje si臋 poleceniem Project Libraries z pliku File (rys. 2.3.), lub przyciskiem
Rys. 2.3. Wybieranie bibliotek
W przypadku posiadania pe艂nej biblioteki uk艂ad贸w TTL wybieramy bibliotek臋 ttl, natomiast w wersji tylko Starter Kit'a - bibliotek臋 testlib (rys. 2.4)
Rys. 2.4. Do艂膮czanie biblioteki do projektu.
Po zaznaczeniu biblioteki (bibliotek) w lewym oknie do艂膮czamy j膮 podw贸jnym klikni臋ciem, albo poleceniem Add do projektu o nazwie podanej w prawym oknie. Po wykonaniu tych czynno艣ci zamykamy to okno i wywo艂ujemy edytor schemat贸w Schematic Capture klikaj膮c blok Schematic na schemacie blokowym w programie Project Manager (rys. 2.3.).
Po uruchomieniu edytora schemat贸w otrzymamy na ekranie pole na kt贸rym b臋dzie tworzony schemat ideowy projektowanego uk艂adu, z umieszczonymi na jego obramowaniu paskami narz臋dzi. Funkcje realizowane po wybraniu podstawowych przycisk贸w zosta艂y opisane na ekranie edytora schemat贸w ( rys. 2.5.).
Rys. 2.5. Ekran edytora schemat贸w
2.2. Rozmieszczanie uk艂ad贸w logicznych.
Rozmieszczanie uk艂ad贸w logicznych odbywa si臋 na ekranie edytora schemat贸w po wywo艂aniu funkcji rysowania uk艂ad贸w logicznych przyciskiem (rys.2.5.). Wywo艂anie tej funkcji powoduje wy艣wietlenie okna SC Symbols zawieraj膮cego list臋 element贸w, wraz z ich funkcjami. Z listy element贸w nale偶y wybra膰 seri臋 74xxxx , przewijaj膮c list臋 lub wpisuj膮c oznaczenie serii w najni偶sze pole okna SC Symbols (rys. 2.6.).
Brak listy element贸w w oknie SC Symbols oznacza, 偶e do projektu nie do艂膮czono 偶adnej biblioteki. Operacj臋 do艂膮czania bibliotek mo偶na zrealizowa膰 dodatkowo z edytora schematu poleceniem Project Libraries z pliku File (rys. 2.3.) analogicznie jak opisano to powy偶ej, albo wywo艂uj膮c funkcj臋 do艂膮czania bibliotek
przyciskiem z okna SC Symbols (rys. 2.6.).
Rys. 2. 6. Przeznaczenie poszczeg贸lnych p贸l i przycisk贸w w oknie SC Symbols.
Po wybraniu konkretnego elementu mo偶na go przenie艣膰 w odpowiednie miejsce ekranu i聽pozostawi膰 (rys. 2.7.) Element mo偶na powiela膰 klikaj膮c na nim i聽przemieszczaj膮c kolejny pojawiaj膮cy si臋 element do miejsca przeznaczenia. Bramki i聽uk艂ady innego rodzaju pobiera si臋 w analogiczny spos贸b z listy element贸w.
Rys. 2. 7. Ekran rozmieszczania element贸w
Po rozmieszczeniu wszystkich element贸w projektowanego uk艂adu (na rys. 2.7. pokazano przyk艂adowe rozmieszczenie bramek NAND oraz bramek NOT ), mo偶na zamkn膮膰 okno SC Symbols dwukrotnym klikni臋ciem znacznika okna. Zmieniaj膮c przyciskiem
skal臋 rysunku, mo偶emy sprawdzi膰, w chwili pojawienia si臋 ramki z聽tabliczk膮, po艂o偶enie projektowanego uk艂adu na arkuszu wydruku.
2.3. Rysowanie po艂膮cze艅 mi臋dzy elementami.
Mi臋dzy elementami mo偶liwe s膮 po艂膮czenia przy pomocy pojedynczych linii lub magistrali, a wi臋c w zale偶no艣ci od rodzaju po艂膮czenia nale偶y wybra膰 odpowiednio przycisk albo w edytorze schemat贸w. Po wybraniu sposobu 艂膮czenia na ekranie pojawia si臋 pi贸ro umo偶liwiaj膮ce rysowanie po艂膮cze艅. Klikni臋ciem przyciskiem myszy rozpoczynamy rysowanie linii lub magistrali, a ko艅czymy ponownym klikni臋ciem myszki ( na rys 2.8. pokazano przyk艂adowe po艂膮czenie pojedynczymi liniami mi臋dzy bramkami logicznymi).
Rys. 2.8. Rysowanie po艂膮cze艅 mi臋dzy bramkami logicznymi.
Po wykonaniu wszystkich po艂膮cze艅 nale偶y zdefiniowa膰 wej艣cia i wyj艣cia dla projektowanego uk艂adu korzystaj膮c z przycisku na pasku narz臋dzi . Wci艣ni臋cie przycisku wywo艂uje okno I/O Terminal (rys 2.9.) do kt贸rej nale偶y wpisa膰 nazw臋 wyprowadzenia oraz jego rodzaj i po zamkni臋ciu okna umie艣ci膰 to wyprowadzenie na ekranie, 艂膮cz膮c je z elementem lub odpowiedni膮 lini膮 po艂膮cze艅.
Uwaga: Je艣li sygna艂 podawany jest na wej艣cia kilku element贸w r贸wnocze艣nie, to nale偶y wyprowadzenie tego sygna艂u do艂膮czy膰 do linii po艂膮cze艅 mi臋dzy elementami, zapewni to pewne podanie sygna艂u na wej艣cia wszystkich element贸w.
Rys.2.9. Definiowanie wej艣膰 i wyj艣膰 uk艂adu.
2.4. Usuwanie zb臋dnych element贸w i po艂膮cze艅, oraz przeci膮ganie element贸w na schemacie.
W celu usuni臋cia zb臋dnych element贸w i po艂膮cze艅, b膮d藕 umo偶liwienia przeci膮gania element贸w lub po艂膮cze艅 na schemacie nale偶y przyciskiem wybra膰 zaznaczanie element贸w i聽po艂膮cze艅, a nast臋pnie klikn膮膰 element lub po艂膮czenie. Zaznaczony element znajdzie si臋 w ramce (rys. 2.10.) i w贸wczas, poleceniem Delete z klawiatury, usun膮膰 go, lub klikn膮膰 i聽trzymaj膮c wci艣ni臋ty przycisk myszki, przeci膮gn膮膰 w inne miejsce na ekranie. R贸wnocze艣nie zostan膮 usuni臋te albo przeci膮gni臋te po艂膮czenia zwi膮zane z danym elementem. Zaznaczona klikni臋ciem linia lub magistrala po艂膮czenia, zostaje wyr贸偶niona (zmienia kolor na czerwony) i聽mo偶e zosta膰 usuni臋ta lub przemieszczona analogicznie jak w przypadku elementu.
Rys. 2.10. Usuwanie lub przeci膮ganie element贸w.
3. SYMULACJA DZIA艁ANIA UK艁ADU
3.1. Oznaczanie obserwowanych miejsc symulacji
Dla sprawdzenia poprawno艣ci syntezy uk艂adu, oraz zbadania wyst臋puj膮cych w聽nim zale偶no艣ci czasowych, nale偶y przeprowadzi膰 symulacj臋 dzia艂ania zaprojektowanego uk艂adu przedstawionego w postaci schematu ideowego w edytorze schemat贸w. W tym celu nale偶y na schemacie zaznaczy膰 te wyprowadzenia element贸w, kt贸rych stany chcemy obserwowa膰. Zwykle b臋d膮 to sygna艂y wej艣ciowe i聽wyj艣ciowe, oraz charakterystyczne punkty wewn膮trz uk艂adu. Proces oznaczania uruchamiany jest przyciskiem na pasku narz臋dzi, co powoduje wywo艂anie okna SC Probes (rys. 3.1), umo偶liwiaj膮cego wyb贸r rodzaju funkcji zwi膮zanych z symulacj膮.
Rys.3.1. Zaznaczanie punkt贸w symulacji.
Dla zaznaczenia na schemacie pojedynczego punktu symulacji nale偶y na niego naprowadzi膰 myszk膮 znacznik i klikn膮膰 . Potwierdzeniem zaznaczenia jest pojawienie si臋 szarego kwadratu obok wyprowadzenia. Je艣li chcemy do symulacji zaznacza膰 kilka wyprowadze艅 elementu, mo偶na klikn膮膰 ten element i z rozwini臋tej listy wyprowadze艅 (pin贸w) elementu wybra膰 te, kt贸re chcemy zaznaczy膰 do symulacji, a nast臋pnie do艂膮czy膰 je poleceniem Add. Zaznaczenie b臋dzie r贸wnie偶 potwierdzone szarym kwadratem. Okno SC Probes umo偶liwia r贸wnie偶: usuwanie zaznaczenia wszystkich punkt贸w symulacji, uruchamianie symulacji, wykonanie kroku symulacji, przej艣cie lub cofni臋cie si臋 do kolejnych zdarze艅, oraz zapami臋tywanie przebieg贸w symulacji ( rys. 3.1).
3.2. Generowanie wektor贸w testowych (wymusze艅) do procesu symulacji
Po oznakowaniu wszystkich punkt贸w obserwowanych w trakcie symulacji, nale偶y uruchomi膰 proces symulacji przyciskiem z paska narz臋dzi edytora schemat贸w lub identycznym przyciskiem z okna SC Probes (rys. 3.1). Efektem tego b臋dzie wy艣wietlenie ekranu symulatora Logic Simulator umo偶liwiaj膮cego zadanie warto艣ci zmiennych wej艣ciowych do procesu symulacji (rys.3.2), oraz odwzorowanie stanu wszystkich zaznaczonych punkt贸w symulacji w聽postaci przebieg贸w czasowych Waveform Viewer.
Rys. 3.2. Ekran symulatora logicznego.
Ekran symulatora logicznego ma pi臋膰 kolumn, w kt贸rych zawarte s膮 dane dotycz膮ce sk艂adowych wektor贸w testuj膮cych, przy czym kolejne kolumny powinny zawiera膰:
rodzaj wyprowadzenia wej艣cie lub wyj艣cie ( i/o) - oznaczenie to automatycznie ustawia program;
opis punkt贸w symulacji - wprowadzane jest automatycznie przez program na podstawie oznacze艅 ze schematu ideowego;
oznaczenie zmiennych - wprowadzane z klawiatury (rys. 3.3) w trakcie generowania wektor贸w testowych - tylko dla wyprowadze艅 typu (i) ! ;
warto艣膰 logiczn膮 sygna艂贸w - poziom niski lub wysoki (L lub H) zmieniany w聽trakcie procesu symulacji;
przebiegi czasowe uzyskane w procesie symulacji dla ka偶dego z oznaczonych punkt贸w obserwacji.
Generowanie wektor贸w testowych polega na zdefiniowaniu warto艣ci zmiennych wej艣ciowych w nast臋puj膮cy spos贸b:
wywo艂a膰 przyciskiem , lub poleceniem Signal - Add Stimulators (rys. 3.2) okno Stimulator Selection zawieraj膮ce klawiatur臋 (rys.3.3), umo偶liwiaj膮c膮 oznaczenie zmiennych;
Rys. 3.3. Funkcje wybierane przy pomocy klawiatury.
pod艣wietli膰 pierwszy wiersz w polu opisu punkt贸w symulacji odpowiadaj膮cy sygna艂owi wej艣ciowemu;
z klawiatury wybra膰 dowoln膮 liter臋, b臋dzie ona pomocnicz膮 zmienn膮 logiczn膮 generuj膮c膮 sygna艂 wej艣ciowy, r贸wnocze艣nie w kolejnej kolumnie pojawi si臋 linia odpowiadaj膮ca temu sygna艂owi
zmiany warto艣ci sygna艂u wej艣ciowego mo偶na dokona膰 z klawiatury wciskaj膮c klawisz odpowiadaj膮cy wybranej literze, albo klikaj膮c odpowiedni膮 lini臋 w polu zmiany sygna艂u;
czynno艣ci te powt贸rzy膰 dla wszystkich sygna艂贸w wej艣ciowych;
je艣li na jakie艣 wej艣cie chcemy poda膰 sygna艂y z generatora, ( np. zegarowe), nale偶y po pod艣wietleniu odpowiadaj膮cego mu wiersza, wybra膰 sygna艂 zegarowy w odpowiedniej fazie i聽cz臋stotliwo艣ci ( rys. 3.3) przy czym;
- sygna艂 z g贸rnego paska (czerwonego) rozpoczyna si臋 poziomem H, natomiast z dolnego - poziomem L;
- liczby podane przy paskach stanowi膮 wyk艂adnik pot臋gi 2k , przez kt贸r膮 jest dzielona cz臋stotliwo艣膰 podstawowa;
po wygenerowaniu wszystkich sygna艂贸w wej艣ciowych nale偶y klawiatur臋 zamkn膮膰.
3.3. Przebieg symulacji.
Je艣li sk艂adowe wektora testowego zosta艂y wygenerowane dla wszystkich wej艣膰 mo偶na przyst膮pi膰 do symulacji dzia艂ania projektowanego uk艂adu wykorzystuj膮c okienko narz臋dziowe Simulator (rys. 3.4.).
Rys.3.4. Wyb贸r funkcji symulacji w ACTIVE-CAD 2.5.
Przed rozpocz臋ciem symulacji mo偶liwe jest ustawienie (rys.3.3 oraz rys.3.4) nast臋puj膮cych parametr贸w symulacji (w nawiasach zalecane ustawienia):
parametr skali czasu; ( 5 ns/dz.) ;
za艂膮czenie / wy艂膮czenie wy艣wietlania skali czasu ( skala za艂膮czona) ;
tryb symulacji - symulacja funkcjonalna FN oraz symulacja czasowa TN - uwzgl臋dniaj膮ca czasy propagacji element贸w (nale偶y bada膰 uk艂ady w obu trybach symulacji);
rodzaj odwzorowania - przebiegi w funkcji czasu, zdarze艅, wykrywania b艂臋d贸w, pu艂apek itd. (聽Tag )
Uruchamianie symulacji i wyb贸r rodzaju symulacji ( ma艂y lub du偶y krok przebiegu symulacji) wybierany jest przyciskami Step lub Long (rys. 3.4). Nale偶y wybiera膰 symulacj臋 o kr贸tkim kroku Step. Na rys.3.4 pokazano przebiegi symulacji funkcjonalnej i czasowej uk艂adu, kt贸rego schemat przedstawiono na rys. 3.1.
W pakiecie ACTIVE-CAD 3.0 zmieniono wygl膮d ekranu symulatora przenosz膮c funkcje okienka narz臋dziowego Simulator na pasek narz臋dzi z pewn膮 modyfikacj膮 oznacze艅 (rys. 3.5).
Rys. 3.5. Ekran symulatora w pakiecie ACTIVE-CAD 3.0.
W dowolnym miejscu przebieg贸w czasowych mo偶na, klikaj膮c lewym przyciskiem myszki umie艣ci膰 znacznik w postaci niebieskiej linii. Klikaj膮c prawym przyciskiem myszki na znaczniku rozwijane jest menu podr臋czne widoczne na rys. 3.5. W聽ka偶dym z pakiet贸w przebiegi czasowe mog膮 by膰 usuwane z menu podr臋cznego lub przy u偶yciu polece艅 Waveform - Delete - All Waveform with Power on. Natomiast usuni臋cie wszystkich oznacze艅 i przebieg贸w czasowych jest mo偶liwe poleceniami Signal - Delete - All Waveforms z opcjami podanymi w menu podr臋cznym (rys.3.5.).
W trakcie symulacji mo偶liwe jest prze艂膮czenie si臋 do edytora schemat贸w przyciskiem i obserwacja procesu symulacji na schemacie uk艂adu. Na schemacie, w kwadratach zwi膮zanych z zaznaczonymi wyprowadzeniami, mo偶na obserwowa膰 stany logiczne w kolejnych krokach symulacji (rys. 3.6.). Taka mo偶liwo艣膰 obserwowania wynik贸w symulacji u艂atwia analiz臋 poprawno艣ci dzia艂ania
uk艂adu, szczeg贸lnie w przypadkach wykorzystywania wymusze艅 zegarowych. Kolejne kroki symulacji uruchamia si臋 przyciskiem Step w oknie SC Probes (rys. 3.6).
Rys. 3.6. Odwzorowanie procesu symulacji na schemacie uk艂adu.
4. DRUKOWANIE SCHEMAT脫W I WYNIK脫W SYMULACJI
4.1. Drukowanie schemat贸w.
Drukowanie schemat贸w odbywa si臋 z ekranu edycji schemat贸w Schematic Capture (聽rys. 2.5) poleceniem File - Print. Nale偶y jednak wcze艣niej upewni膰 si臋 o聽prawid艂owym dobraniu skali rysunku do wymiar贸w papieru. W tym celu po sprawdzeniu wymiaru papieru w opcjach Printer Setup, (聽dla du偶ych schemat贸w zalecany jest wydruk w formacie A3), , nale偶y przej艣膰 do Page Setup i po wybraniu wymiaru rysunku z Sheet Format , wr贸ci膰 do schematu sprawdzaj膮c przyciskiem skali rysunku rozmieszczenie schematu w ramkach arkusza wydruku.
Przed drukowaniem schematu mo偶na zaktualizowa膰 dane w tabelce opisu uk艂adu funkcj膮 File - Table Setup.
4.2. Drukowanie wynik贸w symulacji.
Drukowanie wykres贸w czasowych symulacji odbywa si臋 z ekranu wynik贸w symulacji Logic Simulator ( rys. 3.2) poleceniem File - Print. Nale偶y jednak wcze艣niej sprawdzi膰 w聽Page Setup czy ustawiony w Print Options zakres wydruku odpowiada zakresowi otrzymanych przebieg贸w symulacji. W opcji From mo偶liwy jest wyb贸r zakresu wydruku od -do w pikosekundach, nanosekundach, mikrosekundach i聽milisekundach.
Piotr Kawalec - Symulator uk艂ad贸w cyfrowych ACTIVE-CAD
- 14 -
Rysowanie
uk艂ad贸w
Rysowanie
linii po艂膮cze艅
Zaznaczanie
element贸w
lub po艂膮cze艅
Rysowanie
magistral
Definiowanie
wej艣膰 i wyj艣膰
uk艂adu
Skalowanie
schematu
Zaznaczanie
punkt贸w
obserwacji
Uruchamianie
symulacji
Do艂膮czanie
i zmiana bibliotek
Filtr
rodzaju
element贸w
Definiowanie
wej艣膰 i wyj艣膰
uk艂adu
Uaktywnienie listy
element贸w
Lista
element贸w
Pole
opisu
elementu
Pole wpisu
rodzaju
elementu
Element zaznaczony do usuni臋cia lub przeci膮gania
Podawanie
wymusze艅
Zaznaczanie punkt贸w symulacji
Wywo艂anie klawiatury
Przej艣cie
do kolejnego zdarzenia
Kolejny krok symulacji
Uruchamianie symulacji
Usuwanie punkt贸w symulacji
Zapis przebieg贸w symulacji
Opis uk艂adu scalonego
Usuwanie przebieg贸w symulacji
Oznaczenie rodzaju wyprowadzenia
Skala
czasu
Gaszenie skali czasu
Pole opisu punkt贸w symulacji
Pole zmiany sygna艂贸w
Wyb贸r zegara
Wyb贸r cz臋stotliwo艣ci
i fazy zegara
Oznaczanie sygna艂贸w wej艣ciowych
Kasowanie oznacze艅 sygna艂贸w wej艣ciowych
Symulacja funkcjonalna
Symulacja czasowa
Rodzaj odwzorowania
Przebiegi czasowe symulacji
Poruszanie si臋 po przebiegach czasowych
Za艂膮czanie zasilania
Zatrzymanie symulacji
Tryb symulacji
FN - funkcjonalna
TN - czasowa
Przej艣cie do edytora schemat贸w
Symulacja
z kr贸tkim krokiem
Symulacja
z d艂ugim krokiem
Pole rodzaju odwzorowania
Pole trybu symulacji