PYTANIA NA ZALICZENIE WYKŁADU Z SYSTEMÓW PROGRAMOWALNYCH

Piszemy w pn 01.12.2003 g. 15.30, będzie 5 pytań.

1. Wstępny podział układów ASIC

PLD- Programowalne przez użytkownika (zapamiętuje to co było zaprogramowane)

FPGA- traci informacje o poł. Po wyłączeniu zasilania należy ją wgrać.

Projektowane przez użytkownika i produkowane w fabryce (sami custom)

Projektowane i wytwarzane w fabryce (Full Custom)

2. Dlaczego stosujemy logikę programowalną (podaj przynajmniej 6 powodów)

- Wystarczająca złożoność i stopień integracji

- Efektywność narzędzi komputerowego projektowania

- Łatwość opracowania i użycia

- Niskie koszty opracowywania układów

- Podatność na modyfikację

- Krótki czas wprowadzania na rynek

- niskie ryzyko inwestycji

3. Podaj 3 sch. blokowe prostych ukł. PLD

4. Narysuj sch. struktury PAL

5. Narysuj sch. struktury PLA

6. Opisz krótko jakie są etapy komputerowego projektowania PLD

Krok 1: Specyfikacja projektu:

- edytor tekstowy

- edytor graficzny

- wykresy czasowe

Krok 2: Kompilacja:

- optymalizacja struktury

- dekompresja

Krok 3: Weryfikacja i programowania

-analiza opóźnień

- symulacja

-programowanie

Pierwszy etap projektowania, określony na schemacie jako specyfikacja projektu, polega na sformułowaniu opisu działania projektowanego układu za pomocą schematu logicznego, opisu tekstowego lub wykresów czasowych

Drugim etapem projektowania jest kompilacja, polegająca na optymalizacji struktury logicznej układu, jej ewentualnej dekomp\ozycji na mniejsze części możliwe do rozmieszczenia i połączenia w zadanej strukturze programowalnej oraz na przetworzeniu pliku źródłowego na pliki wyjściowe dla programatora oraz pliki dokumentacyjne dla projektanta.

Trzeci etap polega na zbadaniu poprawności funkcjonalnej opracowanego projektu (w formie procedury symulacyjnej - najczęściej w postaci wykresów czasowych), a następnie przeprowadzeniu procesu programowania w wybranej wcześniej strukturze.

7. Nazwa algorytmu (procedury) stosowanego przy syntezie komp. PLD

8. Podaj klasyfikację struktur programowalnych opisującą ich rozwój w zakresie złożoności

1. Synteza Dwupoziomowa

2. Synteza wielopoziomowa

- Synteza matryc PLA

- Minimalizacja symboliczna

Dekompozycja funkcjaonalana

9. Opisz technikę : układy proste SPLD

Do SPLD zaliczamy układy programowalne PLA PAL GAL.

Ukl. O najskromniejszych możliwościach (najtańsze, najprostsze, mala liczba wyprowadzeń (pinów)) Od 4 do 22 makrokomórek logicznych.

Struktura symetryczna- każda z mikrokomórek połączona z innym w danym ukł.

Polączenia między komórkami i funkcje realizowane przez nie odbywa się przez łączniki (klucze-które są przepalone elektrycznie)

PAL i PLA- łączniki rozwarciowe

GAL - Tranzystor rozwarciowy

10. Opisz technikę : układy złożone CPLD

CPLD (complex PLD)- układy złożone których charakterystyczną cechą jest programowalna matryca połączen otoczona mikrokomórkami.

- Duże zasoby logiczne i możliwości funkcjonalne

- Struktura hierarchiczna oparta na mikrokomórkach logicznych (jest ich od kilkudziesięciu do kilkuset)

- od 4 do 16 makrokomórek połączonych w blok funkcjonalny (jakby pojedyncze bloki funkcjonalne połączenie w matrycę połączeń)

11. Opisz technikę : układy FPGA

Układy FPGA charakteryzują się prostokątną macierzą elementów logicznych zwanych komórkami, rozmieszczonych pomiędzy tzw. Kanałami połączeniowymi. Są elementami o dużym stopniu integracji. Zawierają programowalne matryce bramek i bloki funkcjonalne konfigurowane za pomocą wewnętrznych pamięci RAM.

12. Opis oznaczeń układów PAL

PAL xxYz

xx- liczba wejść do matrycy programowalnej;

Y: L- logika ujemna; H- logika dodatnia; C- wyjście komplementarne

R- przerzutniki synchroniczne; RA- Asynchroniczne; S-z dzielonymi iloczynami

X,A z ukł. Arytmetycznymi;;; z- liczba wyjść.

13. Opisz 3 nowości jakie wprowadzono w GAL

- Reprogramowalna rekonfiguracja struktur w PLD

- posiadają mikrokomórki

- możliwość testowania

GAL- układy kasowalne i reprogramowalne. Zastąpienie typowego układu wyjściowego zawierającego bramkę trójstanową i/lub przerzutnik, blokiem logicznym o zmiennej konfiguracji zwanym komórką lub mikrokomórką

14. Opis oznaczeń układów GAL

GAL 16V8 8- 8 wyj. Mkrokomórek

16-we/wy; 2 wejścia dodatkowe OE i CLK

15. Co zawiera makrokomórka GAL

Mikrokomórka OLMC zawiera bramki OR i XOR, przerzutnik typu D oraz kilka multiplekserów określających przepływ sygnałów logicznych. Mikrokomórka jest konfigurowalna.

16. Podaj tryby pracy GAL

- rejestrowy wyj rejestrowe z programowalną polaryzacją (dla każdej makrokomórki) lub trybu kombinacyjnego jako program we/wy.

- złożony- wyjście może być kombinacyjne typu we/wy z programowalnym sygnałem OE oraz polaryzacją C lub bezpośrednio z prog syg OE.

- Prosty - dopuszcza się 3 konfiguracje: z dedykowanym wejściem, dedykowanym wyjściem oraz dedykowanym wyjściem ze sprzężeniem zwrotnym. (Dwie pierwsze konfiguracje są nieosiągalne dla komórek środkowych.)

17. Podaj podstawowe elementy algebry Boole'a (bez twierdzeń)

18. Napisz prawa de Morgana

19. Co to jest funkcja i formuła boolowska

20. Czym się różni postać kanoniczna od niekanonicznej f.b.

21. Podaj tw. O mintermach i maxtermach

22. Co to jest wsp. kosztu

23. Dokonać minimalizacji f.b. metodą diagramów Karnough (będzie zadanie)

24. Podaj kilka systemów funkcjonalnie pełnych

25. Dokonaj syntezy sumatora 1 bitowego

26. Opisz pojęcie automatu

27. Opisać przykładowy automat Meale'go grafem i tabelą (będzie zadanie)

28. Opisać przykładowy automat Moore'a grafem i tabelą(będzie zadanie)

29. Napisz tablice przejść przerzutników D,T,SR,JK

30. Napisz tablice wzbudzeń przerzutników D,T,SR,JK

31. Opisz procedurę realizacji projektu PLD (PUL)

32. W jaki sposób możemy programować PLD (PUL)

33. Jakie są zasadnicze części Pldshell

34. Jakie są etapy pracy Pldshell i ważniejsze rozszerzenia plików generowanych przez program

35. Zasada działania interfejsu JTAG

36. Co to jest ścieżka brzegowa

37. Ewolucja architektury układów EPLD firmy ALTERA

38. Budowa wewnętrzna układów CLASSIC+ na przykładzie struktury EP610

39. Architektura i własności układów MAX serii 5000 i 7000

40. Schemat blokowy i własności architektury FLEX 10K

Dr inż. Sławomir Pluta

---