LABORATORIUM UKŁADÓW ELEKTRONICZNYCH

Ćwiczenie 5

SUMATORY I KOMPARATORY

1. Wprowadzenie

Tematem ćwiczenia są elementarne układy sumatorów i komparatorów liczb binarnych, przeznaczone do zastosowań w układach i systemach cyfrowych. Pierwsza część ćwiczenia polega na badaniu funkcji realizowanych przez układy sumatorów, a także poznaniu budowy sumatorów wielobitowych. W tej części ćwiczenia badane są kolejno prosty półsumator jednobitowy, sumator jednobitowy, dwubitowy sumator pełny i czterobitowy sumator akumulujący.

W drugiej części ćwiczenia prowadzona jest analiza działania trzech układów komparatorów: prostego komparatora wykrywającego równość dwóch słów dwubitowych, komparatora określającego relację mniejszości, większości i równości dwóch liczb dwubitowych oraz komparatora porównującego dwie czterobitowe liczby opartego na zasadzie zliczania impulsów zegarowych.

Celem ćwiczenia jest przedstawianie sposobów sumowania i porównywania liczb binarnych za pomocą układów cyfrowych TTL.

Do wykonania ćwiczenia potrzebne są następujące przyrządy pomocnicze:

• generator stanów logicznych TTL czterowyjściowy /2 sztuki SN1222/

• generator impulsów zegarowych SN 3311

• wskaźnik stanów logicznych SN9111

• sonda logiczna

2. Opis techniczny wkładek pomiarowych

1. Wkładka DM221A

Wkładka DM221A, której widok płyty czołowej, schemat ideowy oraz rozmieszczenie elementów pokazano odpowiednio na rys. 1, 2 oraz 3 zawiera trzy układy sumatorów: jednobitowy półsumator zbudowany z elementarnych bramek, jednobitowy pełny sumator oraz czterobitowy sumator akumulujący zbudowany z elementów średniej skali integracji.

Rys.1 Schemat ideowy wkładki DM221A.

Rys.2 Widok płyty czołowej wkładki DM221A z opisem wszystkich wejść i wyprowadzeń.

Rys.3 Rozmieszczenie diod wskaźnikowych i punktów pomiarowych wkładki DM221A.

Poziomy wejściowe pierwszego sumatora wymusza się przez podanie na gniazda X0, Y0 napięć z generatora stanów logicznych SN1222, natomiast stany wyjść sumy Z0 i przeniesienia C0 wskazywane są przez diody LED o barwie czerwonej. Świecenie diody oznacza stan wysoki.

Poziomy wejść informacyjnych drugiego rozważanego układu wymusza się przez podanie do wejść X1, Y1 napięć z generatora stanów logicznych SN1222, natomiast wejście przeniesienia C1 podłączone jest do przeniesienia C0 z poprzedniego układu. Stany wyjść sumy Z1 i przeniesienia C1 wskazywane są przez diody LED.

Układ sumatora akumulującego posiada wejścia informacyjne dołączone do gniazd Y0, Y1, Y2 a także wejście zerujące rejestr dołączone do gniazda CLR. Do wejść tych powinny być doprowadzone napięcia z generatora stanów logicznych SN1222. Ponadto układ posiada wejście wpisujące do rejestru dołączone do gniazda CP, do którego doprowadza się impulsy z generatora SN3311. Impulsy te powinny być generowane pojedynczo (wyzwalanie ręczne). Wyjścia rozważanego układu doprowadzone są do gniazd S0, S1, S2,S3, gdzie mogą być obserwowane za pomocą wskaźnika stanów logicznych SN9111. Stan wyjścia przeniesienia układu obserwowany jest za pomocą diody LED oznaczonej symbolem C.

Poziomy logiczne w wewnętrznych punktach układów z rys. 6.1.b i c mogą być obserwowane za pomocą sondy logicznej dołączonej do punktów pomiarowych A-L. Przewód zasilający sondy logicznej dołączyć należy do gniazda „probe”.

2. Wkładka DM221B

Wkładka DM221B której widok płyty czołowej, schemat ideowy oraz rozmieszczenie elementów pokazano odpowiednio na rys. 4, 5 oraz 6 zawiera trzy układy komparatorów: prosty komparator wykrywający równość dwóch słów bitowych, komparator umożliwiający określenie relacji większości, mniejszości i równości dwóch dwubitowych liczb binarnych oraz układ określający nieostre nierówności między dwoma czterobitowymi liczbami wykorzystujący odliczanie impulsów zegarowych .

Rys.1 Schemat ideowy wkładki DM221B.

Rys.5 Widok płyty czołowej wkładki DM221B z opisem wszystkich wejść i wyprowadzeń.

Rys.6 Rozmieszczenie diod wskaźnikowych i punktów pomiarowych wkładki DM221B.

Układy komparatorów „a” i „b” zbudowane są z bramek małej skali integracji i umożliwiają prześledzenie ich działania za pomocą sondy logicznej dołączonej do punktów pomiarowych A-I . Poziomy wejść informacyjnych układów wymusza się poprzez podanie do wejść A0, A1, B0, B1 napięć z generatora stanów logicznych SN1222. Wejścia te dla obu układów są połączone równolegle przy czym: A0, A1- stanowi pierwszą porównywaną liczbę, natomiast wejścia B0, B1 - drugą. Stany wyjść komparatorów wskazywane są przez diody LED.

Układ komparatora określający nierówności między dwoma czterobitowymi liczbami posiada wejścia informacyjne odpowiednio: A0, A1, A2, A3 stanowiące pierwszą porównywaną liczbę, wejścia B0, B1, B2, B3 - drugą. Stan wyjścia komparatora wskazywany jest przez diody LED.

Układ trzeci wyposażono w dodatkowe wejście wpisujące „load” oraz wejście „clock” umożliwiające doprowadzenie do układu impulsów z generatora impulsów zegarowych SN3311.

Poziomy logiczne w wewnętrznych punktach wkładki DM221B mogą być obserwowane za pomocą sondy logicznej dołączonej do punktów pomiarowych A-H. Przewód zasilający sondy logicznej należy dołączyć należy do gniazda „probe”.

3. Wkładka SN1222

Wkładka pełni rolę czterowyjściowego generatora stanów logicznych. Ustawianie odpowiedniego poziomu logicznego na poszczególnych wyjściach, odbywa się poprzez zmianę położenia odpowiedniego przełącznika suwakowego (A, B, C lub D).

4. Wkładka SN3311

Wkładka pełni rolę generatora zegarowego z trzema wyjściami: dwoma „outputs” oraz jednym „trig out”. Za pomocą przełącznika suwakowego można generować impulsy automatycznie (prawe położenie), lub wyzwalać je ręcznie (lewe położenie) poprzez wciskanie przycisku „clk” na płycie czołowej.

5. Wkładka SN9111

Wkładka SN9111 jest czterowejściowym wskaźnikiem stanów logicznych. Odczyt stanów logicznych wejść informacyjnych A, B, C, D możliwy jest za pomocą diod LED umieszczonych przy każdym z wejść, przy czym stanowi wysokiemu wejścia odpowiada świecenie diody. Układ posiada także wyświetlacz alfanumeryczny pozwalający odczytać postać dziesiętną liczby binarnej zapisanej w kodzie BCD. Widok płyty czołowej wkładki SN9111 wraz z opisem wszystkich wejść pokazano na rysunku.

3. Przebieg ćwiczenia

1. Badanie półsumatora jednobitowego

W celu wykonania ćwiczenia należy połączyć układ w sposób pokazany na rys.

Aby wykonać tabelę stanów opisującą działanie półsumatora jednobitowego należy podłączyć jedno z wyprowadzeń generatora stanów logicznych SN1222 do wejścia X0 we wkładce DM221A, drugie wyjście z generatora należy podłączyć do wejścia Y0. Stany wyjść sumy ZO i przeniesienia CO wskazywane są przez diody elektroluminescencyjne. Wzór tabeli stanów opisującej działanie półsumatora jednobitowego jest następujący:

X0	Y0	Z0	C0

2. Badanie sumatora jednobitowego

W celu wykonania ćwiczenia należy połączyć układ w sposób pokazany na rys.

Aby wykonać tabelę stanów opisującą działanie sumatora jednobitowego należy jedno z wyprowadzeń generatora stanów logicznych SN1222 podłączyć do wejścia X1 we wkładce DM221A, drugie wyjście z generatora należy podłączyć do wejścia Y1. Stany wyjść sumy Z1 i przeniesienia C1 wskazywane są przez diody elektroluminescencyjne. Aby obserwować wewnętrzne punkty pomiarowe A - H przewód zasilający sondy logicznej należy dołączyć do gniazda „probe”.

Sonda logiczna posiada dwie diody LED. Stanowi wysokiemu odpowiada świecenie się czerwonej diody, stanowi niskiemu - zielonej.

Wzór tabeli stanów opisującej działanie sumatora jednobitowego jest następujący:

C0

X1

Y1

Z1

C1

A

B

C

D

E

F

G

H

Z kolei wzór tabeli stanów opisującej działania arytmetyczne z wykorzystaniem półsumatora i sumatora jednobitowego jest następujący:

X0	Y0	X1	Y1	Z0	C0	Z1	C1

3. Badanie czterobitowego sumatora akumulującego

W celu wykonania ćwiczenia należy połączyć układ w sposób pokazany na rys.

Aby wykonać tabelę stanów opisującą działanie czterobitowego sumatora akumulującego należy wyprowadzenia generatora stanów logicznych SN1222 podłączyć do wejść informacyjnych Y0, Y1, Y2. Pozostałe jedno wolne wyprowadzenie należy dołączyć do gniazda zerującego rejestr CLR. Wyprowadzenia S0, S1, S2, S3 układu sumatora akumulującego należy dołączyć do wejść wskaźnika stanów logicznych SN9111. Ponadto do gniazda CP wpisującego do rejestru dołączyć wyjście z generatora impulsów zegarowych. Aby obserwować wewnętrzne punkty pomiarowe I - J przewód zasilający sondy logicznej należy dołączyć do gniazda „probe”.

Wzór tabeli stanów opisującej działania arytmetyczne z wykorzystaniem czterobitowego sumatora akumulującego jest następujący:

Suma (dec)	A0	A1	A2	S0	S1	S2	S3	I	J	K	L

Z kolei wzór tabeli stanów opisującej działanie czterobitowego sumatora akumulującego jako licznika w przód jest następujący:

A0	A1	A2	S0	S1	S2	S3

4. Badanie komparatora wykrywającego równość dwóch liczb oraz komparatora umożliwiającego określenie relacji większości, mniejszości i równości dwóch liczb.

W celu wykonania ćwiczenia należy połączyć układ w sposób pokazany na rys.

Aby wykonać tabelę stanów opisującą działanie komparatora wykrywającego równość dwóch słów dwubitowych oraz komparatora umożliwiającego określenie relacji większości, mniejszości i równości dwóch dwubitowych liczb binarnych należy wyprowadzenia z generatora stanów logicznych SN1222 podłączyć do wejść A0, A1 - dla pierwszej i B0, B1 dla drugiej liczby dwubitowej znajdujących się na wkładce DM221B. Stany odpowiednich wyjść obu układów komparatorów wskazywane są przez diody elektroluminescencyjne. Aby obserwować wewnętrzne punkty pomiarowe A i B dla komparatora wykrywającego równość oraz punkty I - C dla układu komparatora określającego relacje większości, równości i mniejszości należy przewód zasilający sondy logicznej dołączyć do gniazda „probe”.

Wzór tabeli stanów opisującej działanie komparatora wykrywającego równość dwóch liczb oraz komparatora umożliwiającego określenie relacji większości, mniejszości i równości jest następujący:

A0

A1

B0

B1

A=B

A

B

A>B

A=B

A<B

C

D

E

F

G

H

I

5. Badanie komparatora czterobitowego wykorzystującego odliczanie impulsów

W celu wykonania ćwiczenia należy połączyć układ w sposób pokazany na rys.

W celu wykonania ćwiczenia, do wejść A0, A1, A2, A3 oraz B0, B1, B2, B3 należy wprowadzić dwie liczby binarne z dwóch generatorów. Ponadto do gniazda „clock” należy dołączyć generatora impulsów zegarowych SN3311. Stany odpowiednich wyjść komparatora wskazywane są przez diody elektroluminescencyjne. Aby obserwować wewnętrzne punkty pomiarowe J i K przewód zasilający sondy logicznej należy dołączyć do gniazda „probe”.

W tej części ćwiczenia należy wykonać porównanie dwóch liczb A i B, zadanych przez prowadzącego w sytuacji, gdy: A>B, A<B, A=B. Obserwując sondą logiczną stany w punktach J i K prześledzić blokowanie zegara w momencie osiągnięcia stanu zerowego przez jeden z liczników.

4. Literatura

1. J. JAKUBIEC - Technika cyfrowa i mikroprocesorowa w ćwiczeniach laboratoryjnych.

2. J. Kalisz - Podstawy elektroniki cyfrowej, WKiŁ, Warszawa 2002 .

3. P. Górecki - Układy cyfrowe, pierwsze kroki, Wydawnictwo BTC, Warszawa 2004.

4. J. Piecha - Elementy i układy cyfrowe, PWN, Warszawa 1990

5. T. Traczyk - Układy cyfrowe. Podstawy teoretyczne i metody syntezy, WNT, Warszawa 1986

6. W. Głocki - Układy cyfrowe, WSZiP, Warszawa 2002

5. Przygotowanie teoretyczne do wykonywania ćwiczenia obejmuje następujące zagadnienia

• Półsumator - budowa i zasada działania,

• Tabela stanów półsumatora jednobitowego,

• Sumator - budowa i zasada działania,

• Tabela stanów sumatora jednobitowego,

• Sumator akumulacyjny - budowa i zasada działania,

• Komparator dwubitowy zbudowany z bramek logicznych - budowa i zasada działania,

• Komparator czterobitowy wykorzystujący odliczanie impulsów zegarowych - budowa i zasada działania

• Tabele prawdy podstawowych funktorów logicznych: NOT, AND, NAND, OR, NOR

6. W ramach realizacji ćwiczenia należy wykonać:

Tabelę stanów opisującą działanie półsumatora jednobitowego
Tabelę stanów opisującą działanie sumatora jednobitowego (z uwzględnieniem wewnętrznych punktów pomiarowych A - H)
Wykorzystując układy półsumatora i sumatora jednobitowego, tworzące wspólnie sumator dwubitowy, wykonać dodawanie liczb dwubitowych: 2+2, 1+3 oraz 3+3
Wykorzystując układ czterobitowego sumatora akumulującego wykonać następujące działania: 0+4+2+3, 0+5+7+4, 0+6+5+7. Zaobserwować stan wyjścia przeniesienia sumatora oraz poziomy logiczne występujące w punktach pomiarowych I - L
Wykorzystując układ czterobitowego sumatora akumulującego zbudować licznik zliczający w przód
Wykonać tabelę stanów komparatora wykrywającego równość dwóch liczb (z uwzględnieniem wewnętrznych punktów pomiarowych A i B) oraz tabelę stanów komparatora umożliwiającego określenie relacji większości, mniejszości i równości (z uwzględnieniem wewnętrznych punktów pomiarowych C - I)
Wykonać za pomocą komparatora czterobitowego wykorzystującego odliczanie impulsów porównanie dwóch liczb A i B, zadanych przez prowadzącego w sytuacji, gdy: A>B, A<B, A=B. Obserwując sondą logiczną stany w punktach J i K prześledzić blokowanie zegara w momencie osiągnięcia stanu zerowego przez jeden z liczników

---