Sprawozdanie z przedmiotu
Elektronika-laboratorium
Temat ćwiczenia:
Bramki logiczne
Grupa T24 B
Sekcja nr 2
Dominik Bartas
Dawid Breguła
Katowice 2009
1. Schemat układu pomiarowego:
2. Zestawienie otrzymanych wyników pomiarowych:
Uwe [V] |
Uwy [V] |
0,03 |
3,93 |
0,25 |
3,93 |
0,46 |
3,93 |
0,65 |
3,94 |
0,84 |
3,94 |
1,03 |
3,94 |
1,19 |
3,94 |
1,41 |
3,94 |
1,69 |
0,56 |
1,84 |
0,03 |
1,97 |
0,03 |
2,01 |
0,03 |
2,22 |
0,03 |
2,42 |
0,03 |
2,65 |
0,03 |
2,82 |
0,03 |
3,02 |
0,03 |
3,23 |
0,03 |
3,43 |
0,03 |
3,66 |
0,03 |
3,82 |
0,03 |
4,01 |
0,03 |
4,25 |
0,03 |
4,46 |
0,03 |
4,65 |
0,03 |
4,82 |
0,03 |
5,01 |
0,03 |
3. Charakterystyka Uwy = f(Uwe)
4. Schemat układu 7400
5. Średni czas przełączania bramki TTL = 10 [ns]
6. Obciążalność wyjściowa standardowej bramki TTL wynosi N = 10, co oznacza , że do wyjścia bramki może być przyłączonych 10 wejść innych bramek.
7. Bramka NAND (
)
8. Przedstawienie bramek NOT, AND, OR, EX-OR za pomocą zestawu bramek NAND
NOT (
)
AND (
)
OR (
)
EX-OR (
)
9. Wnioski:
Zmierzona charakterystyka Uwy = f(Uwe) bramki NAND jest zgodna z rzeczywistą.
Przełączenie nastąpiło przy napięciu Uwe około 1,5 [V].
Bramki logiczne są elementami różnych układów elektronicznych, które spełniają określone funkcje, np. w automatyce, systemach alarmowych, procesorach.
Wyszukiwarka