Notatek nie mam, ale mogę się podzielić moimi uwagami co do egzaminu:
http://elka.mine.nu/pliki/1935/Egzamin_zima_08+rozw.rar
Moim zdaniem rozwiązanie zawiera błędy, tzn.
- w zad 2 przepustowość po jej zastosowaniu rejestru potokowego liczymy dzieląc szerokość szyny przez dłuższy z czasów potrzebnych na wykonanie operacji, czyli przez 11ns a nie przez 10ns (8 +2).
- w zad 5 mamy użyć instrukcji "process", czyli :

process(sel, target) - nie jestem pewien listy czułości, ale chyba jest dobra
   begin
      if(target = '0') then
         if(sel = "00") then
            y <= a;
         elsif(sel = "01") then
            y <= c;
         else
            Y <= d;
         end if;
      else
         y <= b;
      end if;
   end process;

Zgoda, w dodatku w zestawie II przy podziale na stany założono że "okrągłe" ramki są na wejściu do stanu.
A z tego co mi się kołacze to Kwadratowe klatki decyzyjne są na wejściu i odpowiadają czemuśtam z automatu Moore'a, a okrągłe to są warunkowe instrukcje wyjściowe...

ja mam w zapiskach dokładnie trzy rzeczy:
- zapisać w NKB, U2, FIX 4.2
- multiplexer/demulitplexer, jak jest zbudowane pojedyncze ogniwo i tu Rawski coś rysował kredą na tablicy ale nie przerysowałem, ani nie komentowałem
- "czy nazwa taka owaka jest dostępna w VHDL"

oraz coś posłyszane
- pamięć ROM/RAM - różnice, specyfikacja

Jeśli dobrze pamiętam to może być zadanie typu: Mając tylko sumatory 3-bitowe stworzyć sumator 10-bitowy? Odp. 4 sumatory 3-bitowe połączone kaskadowo (4x3=12 czyli dopełniamy dwoma zerami na początku żeby się zgadzało)

to co ja mam zanotowane od dr Rawskiego zagadnienia:

1.co to jest sumator ripple carry adder i jak mając do dyspozycji dowolną ilość sumatorów 3bitowych zsumować liczbę 10bitową?

2. coś z rysunkiem stanów automatu i strzałkami, chyba określić czy to wyjście typu mealego czy moora

3. co jest źle w podanych fragmentach kodów:

a)przypadek, że brakuje when others=> w procesie w instrukcji case,
b)niekompletne gałęzie w instrukcji if
c)niekompletne przypisania w gałęziach instrukcji if
d)problemy z don't care "-"
e)np w warunku if(s1=s2) przy czym s1(3downto 0) a s2(7 downto 0) - gdzie jest błąd , dlaczego te porównanie jest zawsze fałszywe, jak to poprawić
f) z niepełną listą czułości w process


4. multipleksery/demultipleksery - jak działają , pewnie coś z kodem w VHDL

5. odczyt kodów NKB, u2, u2fix, fix

6. Czy można utworzyć zmienną, stałą, sygnał, alias o podanej nazwie?
np. 16_bit_bus : integer; ?

7. wynik porównywania wektorów, w tym wektorów o różnej długości

8. Taki przykład z rejestrami , gdzie wstawić rejestr żeby przyspieszyć układ ( układ może być szeregowy lub równoległy że tak powiem)

W6/29 - co tu jest nie tak? Jeden krótszy od drugiego.
W7/12 - jak zrozumie to kompilator?
w7/15 - jak zrozumie to kompilator? - drzewo multiplexerów
w7/24 - co tu jest nie tak? Jak to naprawić?

w8/ trzeci slajd z automatów. W jakim stanie wyląduje po resecie?
Ja mam zapisane, że tam gdzie jest taka "strzałka - wektor" to w tym stanie ląduje automat po resecie.

W9/ zrobić automat, który robi jakieś tam sekwencję
w10/18 - zapisz rysunek w VHDL'u

I jeszcze coś o Potokowaniu.

Widział ktoś na wykładach równania multipleksera, komparatora, czy też innego tałatajstwa?

Mam zapisane - sprawdź z ULOGów.
Trzeba to na pamięć umieć lub wyprowadzić - też tak mam zapisane


Moja numeracja - np. 10 to projektowanie hierarchiczne. A kolejność jest taka jak u Rawskiego

---