Rys. 1.1 Półsumator zbudowany z bramek Ex-NOR i AND.

Rys. 1.2 Wynik pracy półsumatora.

Rys. 1.3 Czas propagacji tpc półsumatora.

Rys. 1.4 Czas propagacji tps półsumatora.

Rys. 2.1 Sumator zbudowany z bramek Ex-NOR i AND.

Rys. 2.2 Wynik pracy sumatora.

Rys. 2.3 Czas propagacji tpc sumatora.

Rys. 2.4 Czas propagacji tps sumatora.

Rys. 3.1 Sumator 3-bitowy.

Rys. 3.2 Wynik pracy sumatora 3-bitowego zliczającego w naturalnym kodzie binarnym.

Rys. 3.3 Czas propagacji tps sumatora 3-bitowego.

Rys. 4.1 Sumator 4-bitowy.

Rys. 4.2 Wynik pracy sumatora 4-bitowego zliczającego w naturalnym kodzie binarnym.

WNIOSKI:

1. Do budowy tego układu półsumatora zostały wykorzystane cztery dwuwejściowe bramki Ex-NOR oraz trzy dwuwejściowe bramki AND. Układ działa w pełni, zostało to sprawdzone na podstawie wykresu pracy rys. 1.2 oraz tabelki z punktu 2.2. Rys. 1.3 i 1.4 przedstawiają obliczone czasy propagacji tpc i tps dla danego półsumatora.

2. Do zbudowania sumatora zostały wykorzystane dwa półsumatory z punkty 1 oraz dodatkowo dwie dwuwejściowe bramki Ex-NOR i jedna dwuwejściowa bramka AND. Układ został sprawdzony poprzez porównanie wykresu pracy sumatora rys. 2.2 oraz tabelki z punktu 3.2. Sumator działa poprawnie. Podobnie jak w przypadku półsumatora tu tez zostały obliczone czasy propagacji tpc i tps.

3. W przypadku sumatora 3-bitowego wykorzystane zostały dwa sumatory z punkty drugiego oraz jeden półsumator ponieważ w początkowym etapie pracy nie mamy sygnału przeniesienia. Układ ten zlicza w naturalnym kodzie binarnym. Wynik jego pracy zawarty na rys. 3.2 został sprawdzony, sumator działa poprawnie. Do sprawozdania jest załaczony czas propagacji tps.

4. Ostatnim układem jest 4-bitowy sumator który podobnie jak wcześniejszy również zlicza w naturalnym kodzie binarnym. Do jego budowy wykorzystaliśmy układ sumatora 3-bitowego do którego został dodany jeszcze jeden sumator podłączony równolegle do pozostałych. Wynik jego pracy znajduje się na rys. 4.2. Układ został sprawdzony i działa poprawnie.

5. Mikrooperacje realizowane przez jednostkę arytmetyczno-logiczna o numerach 4 oraz 7 dla M=0. Dla pierwszej z nich Y_F=X_A+X_{A
   B}+X_C0 gdzie X z indeksami A,B i C oznaczaja sygnały wejściowe. Natomiast dla drugiej funkcji mamy wzór Y_F= X_{A
   B
   C0}.

Grzegorz Dudek I8X1S1

---