Rysunki potrzebne do wniosków końcowych

Rysunek 1.1

Rysunek 1.2

Rysunek 1.3

Sumator

Rysunek 2.1

Rysunek 2.2

Rysunek 2.3

Sumator 3-bitowy

Rysunek 3.1

Rysunek 3.2

Rysunek 3.3

Sumator 4-bitowy

Rysunek 4.1

Rysunek 4.2

Wnioski końcowe

Półsumator

W programie Multisim wykonałem projekt półsumatora (rysunek 1.1) wykorzystując dowolne bramki, do którego podłączyłem oscyloskop (wyniki oscyloskopu na rysunku 1.3), a w nim na styku A podłączyłem sygnał wejściowy, a na styk B sygnał wyjściowy. W Ten sposób przy doborze odpowiedniej skali obliczyłem przybliżone czasy propagacji, które podałem w sprawozdaniu. Do zbudowania projektu wystarczyły dwa układy scalone. Moim zdaniem nie istnieje wariant bardziej wydajnego rozwiązania dlatego wyprowadzanie równań logicznych zakończyłem na podstawie tabeli prawdy (które są umieszczone w sprawozdaniu pod punktem 2.2). Wyniki są poprawne, a dzięki niskiemu czasowi propagacji wydaje mi się to najlepszym projektem.

Sumator 1-bitowy i 3-bitowy

Aby wyznaczyć równanie układu sumatora (rysunek 2.1) posłużyłem się tablicą Karnauhga (która jest umieszczona w sprawozdaniu pod punktem 3.1) a dodatkowo by wykorzystać co najwyżej dwu wejściowe funktory wykorzystałem twierdzenie de Morgana. Do budowy takiego sumatora potrzeba pięciu układów scalonych z trzema różnymi bramkami dwuwejściowymi. Wykorzystując niektóre zestawy bramek kilkukrotnie powstało zjawisko hazardu, ale zmniejszyła się ilość bramek. Czas propagacji wyjść układu (rysunek 2.3) wyznaczyłem tą samą metodą co w poprzednim ćwiczeniu. Otrzymane wyniki są prawidłowe, więc metoda projektowania jest skuteczna. Wykorzystując poprzedni półsumator oraz dwa takie układy sumatorów i podłączając je równolegle otrzymałem układ sumatora 3-bitowego (rysunek 3.1). Do zrealizowania projektu potrzebne jest 13 układów scalonych. Wyniki uzyskane dzięki temu układowi są poprawne. Czas propagacji wydaje się być duży, a zauważalne hazardy są wynikiem wielokrotnego użycia zestawu bramek w sumatorze 1-bitowym.

Sumator 4-bitowy

Sumator 4-bitowy (rysunek 4.1) zbudowałem na podstawie wcześniej zbudowanego sumatora 1-bitowego podłączonego równolegle. Tak samo jak sumator 1 -bitowy ten charakteryzuje się zjawiskiem hazardu, ale mimo tego wyniki są poprawne. Układ opiera się na 17 układach scalonych. Dodaje dwie liczby 4-bitowe w naturalnym kodzie binarnym. Czas propagacji jest pokazany na rysunku 4.2.

Jednostka arytmetyczno-logiczna (ALU)

W ostatnim zadaniu zbadałem sterowanie jednostki arytmetyczno-logocznej 74181 dla realizacji funckcji o numerze 12 i M=1. Dla zadanej funkcji czyli S3S2S1S0=1100 oraz M=1 jednostka arytmetyczno-logiczna 7418 wykonuje następujące działanie: Y_F=[1,…,1], które odczytałem z książki Cezarego Zielińskiego PROJEKTOWANIE UKŁADÓW CYFROWYCH.

.

---