sciaga ASK2, Studia PŚK informatyka, semestr 2, archtektura



SMP (Symmetric Multiprocessor)

NUMA

MESI

Failover i Failback

Klaster

CISC

RISC

Urządzenie Sterujące

Schemat Funkcjonalny Komputera

RAID

INTEL 8086

PIC (16F84A)

WDM

Scoreboarding

Algorytm Zastępowania Stron

Barrel Shifter

DMA

Przetwarzanie potokowe

Na jednym końcu przyjmowane nowe elementy wejściowe, zanim jeszcze elementy poprzednio przyjęte ukażą się na wyjściu. W celu realizacji tej koncepcji stosujemy takie techniki jak:

System 360

Tryby Adresowania

BANKI PAMIĘCI

SEGMENTACJA PAMIĘCI

Rejestry PIC16F84A

- status(rejestr statusu, flag procesora)

- porta/b(reprezentacja stanów linii portu)

- trisa/b(konfiguracja wejść, wyjść na porcie)

- pcl(młodsze 8 bitów licznika programu)

- pclath(starsza część licznika programu)

- tmr0(rejestr Timera0)

CYKLE

- dekodowanie instrukcji(Program Counter->szyna, PC++)

- pobieranie argumentów(odczyt FLASH)

- wykonywanie(wypełnianie Instruction Reg(szyna danych - pobieranie komendy))

- zapis wyników(zmiany Instruction Reg i Program Counter zależnie od danych(skok))

Kernel

TRYBY PRACY PROCESORA 386 określają m.in. sposób zarządzania pamięcią i uprawnienia uzytkownika
Tryb Rzeczywisty - W trybie tym brak ochrony pamięci przed użyciem przez inny proces i brak obsługi wielozadaniowości. W trybie rzeczywistym pracowały programy w systemie operacyjnym DOS. Dwa adresy logiczne mogą wskazywać na ten sam adres fizyczny. Adresowanie pamięci w zakresie 1 MB.
Tryb Chroniony - Umożliwia adresowanie pamięci w większym zakresie niż 1MB (tryb rzeczywisty), wprowadza wiele nowych udogodnień wspierających wielozadaniowość(!), takich jak: sprzętowa ochrona pamięci (układ MMU), wsparcie przełączania kontekstu procesora i wiele innych. Wszystko pod kontrolą OS, aby aplikacja nie mogła „namieszać” w systemie.
Tryb Wirtualny - Tryb pracy procesorów, dostępny w trybie chronionym, który umożliwia uruchamianie programów przeznaczonych dla trybu rzeczywistego. W odróżnieniu od "prawdziwego" trybu rzeczywistego, dostęp do portów procesora jest sankcjonowany przez system operacyjny pracujący w trybie chronionym.

Tryb Wirtualny jest wykorzystywany do uruchamiania programów DOS-owych. System Windows posiada wbudowane mechanizmy umożliwiające uruchomienie takich programów (w Windows NT jest to NTVDM), natomiast dla systemu Linux istnieją programy dosbox oraz dosemu.
Tryb SMM- tryb zarządzania sprzętem przez sys operacyjny, niedostępny z poziomu uzytkownika

Rodzaje Pamięci

Pamięć dynamiczna

RAM to akronim od słów RANDOM ACCESS MEMORY. Pamięć ta jest najbardziej uniwersalna, ponieważ pozwala na wielokrotne zapisywanie i odczytywanie z niej informacji. Ze względu na rodzaj podzespołów jakich używa się do jej budowy można wyróżnić dwa rodzaje RAM - u: SRAM oraz DRAM

SRAM w dzisiejszych PC - etach, nie jest wykorzystywana jako pamięć główna, tylko jako szybka pamięć podręczna (tzw. CACHE) o bardzo krótkim czasie dostępu, służąca do tymczasowego zapamiętania potrzebnych danych. Pamięć SRAM jest pamięcią statyczną. Czas dostępu jest to czas jaki upłynie od podania adresu do mementu odczytania danych. W jej budowie wykorzystywane są przerzutniki. Pamięć ta zużywa dużo mocy w porównaniu z pamięcią typu DRAM. Jej produkcja jest niestety bardzo kosztowna. Wykonuje się ją głównie w technologii CMOS.

Od roku 1996 w powszechnym użyciu znajdują się pamięci typu SDRAM. SDRAM - y (synchroniczne dynamiczne pamięci RAM) różnią się zasadniczo od swych poprzedników - pracują synchronicznie i są taktowane częstotliwością magistrali. Obecnie dostępne są one w postaci 168 - pinowych DIMM - ów.

Pamięć cache - pamięć bufora, znacznie przyspiesza prace komputera. Jest to pamiec podręczna, która występuje bezpośrednio przy mikroprocesorze. Kopiowane są do niej całe bloki z pamięci ram. Dzieki temu mikroprocesor nie musi czekac na dostep do magistrali aby pobrac z pamieci dane.

Cykl rozkazowy (instrukcyjny) - sklada sie z kilku faz zwanych cyklami maszynowymi. Jest to czas potrzebny na odczytanie kodu operacyjnego rozkazu z pamieci, na pobranie argumentow, na wykonanie rozkazu i

cykl maszynowy - liczba cykli maszynowych odpowiada liczbie dostepow dopamieci. Cykle maszynowe najczesciej sa wykonywane synchronicznie z zegarem. Okres zegara nazywamy taktem grupy instrukcji w procesorze - arytmetyczno-logiczne(arytm., log, przesuwania), rozkazy przeslan, rozk.sterujace praca programu, rozk.ster. Praca procesora.

Sposoby logicznej organizacji pamięci. Praca w trybie chronionym.

Podczas pracy w trybie wirtualnym pamięć operacyjna także podzielona jest na segmenty które są rozłączne - nie zachodzą na siebie. Każdy z nich ma swój adres początkowy (adres bazowy) oraz określony rozmiar mieszczący się w granicach od 1 bajta do 64 kB. W czasie pracy w trybie adresowania wirtualnego fizyczny adres komórki jest liczbą trzybajtową. Komputer potrafi więc zaadresować 0x01 graphic
bajtów, czyli 16 MB pamięci fizycznej. Adres logiczny - podobnie jak w trybie rzeczywistym - składa się z dwóch elementów: segmentu i offsetu. 24 - bitowy adres początku segmentu pobierany jest z obszaru pamięci zwanego deskryptorem segmentu. Zestaw wszystkich deskryptorów to tablica deskryptorów segmentu. Adres początkowy tej tablicy przechowywany jest w dwóch rejestrach mikroprocesora - LDTR i GDTR

Schemat zamiany adresu logicznego na fizyczny w trybie chronionym przebiega w trzech fazach. Najpierw mikroprocesor odczytuje z zawartego w rejestrze segmentowym selektora, z którą tablicą deskryptorów (lokalną czy globalną) ma być skojarzony indeks. Następnie do adresu bazowego tablicy deskryptorów (znajdującego się w rejestrze LDTR lub GDTR) dodawana jest zawartość indeksu pomnożona przez osiem. W ten sposób wyliczany jest adres właściwego deskryptora w odpowiedniej tablicy. Wreszcie z tego deskryptora odczytywany jest trzy bajtowy adres bazowy segmentu: po dodaniu do niego szesnastobitowego offsetu mikroprocesor otrzymuje adres fizyczny.

ZARZĄDZANIE ZASOBAMI PAMIĘCI. STRUKTURA DESKRYPTORA KODU I DANYCH.

Dostęp do pamięci. Zadaniem procesora jest przetwarzanie danych złożonych w pamięci; tam też znajduje się kod realizowanego programu. CPU bardzo intensywnie współpracuje z układami pamięciowymi i bez nich nie może się obejść. Wykonywane operacje mają charakter dwukierunkowy: zapis lub odczyt. Przy zapisie procesor wystawia słowo na magistralę danych a stosowny adres na magistralę adresową. Podczas odczytu końcówki adresowe CPU definiują punkt odniesienia w pamięci a zawartość tej właśnie komórki zdejmowa­na jest przez procesor z magistrali danych. Nad sprawnym przebiegiem takich operacji czuwają oczywiście różne układy towarzyszące. których rytm pracy wyznaczają sygnały kontrolno-sterujące wytwarzane przez sam procesor. Procesory 16-bitowe pierwszej generacji (począwszy na modelu 8088 a skończywszy na układzie 80186) miały 20 końcówek adresowych. Architektura logiczna wyznaczała podział pamięci na 64 kB segmenty. Mechanizm adresowania składał się z dwóch rejestrów 16-bitowych: jeden określał początek segmentu (Segment) a drugi odległość punktu od tego początku (Offset). Para rejestrów Segment i Offset wyznaczała tzw. adres logiczny. Konieczność dopasowania tej logicznej struktury (16+16) do wymiaru 20-bitowej magistrali adresowej wyznaczyła następujący sposób przeliczenia:

Adres fizyczny = 16 x Segment + Offset Generowany według powyższej formuły adres fizyczny (tutaj 20-bitowy) wystawiany był na magistralę adresową. Po­wstające z prawej strony dodatkowe pozycje wypełnia się zerami a do uzyskanej w ten sposób liczby 20-bitowej dodaje się zawartość rejestru Offset.

adres liniowy. Stanowi on działania mechanizmu segmentacji w trakcie przetwarzania adresu logicznego. Adres jest liniowy dlatego, ponieważ bezpośredni system adresowania segmentu (w rejestrze segmentowym zawarty jest adres segmentu) gwarantuje, iż segment o adresie wyższym znajduje się fizycznie wyżej w pamięci. Aktywacja przestrzeni wirtualnej powoduje, iż mechanizm stronicowa­nia odwzorowuje adres liniowy w adres fizyczny. Generacja procesorów 16-bitowych wyposażonych w 20-końcówkową magistralę adre­sową operowała w przestrzeni fizycznej o rozmiarze 1 MB. Procesory 32-bitowe (począwszy od 80386DX) mają już 32 końcówki adresowe co pozwala na pokrycie zakresu 4 GB

Wyróżnić należy trzy pod­stawowe tryby pracy procesora:

· Tryb rzeczywisty (Real Mode). Procesor 32-bitowy przełącza się w stan odwzo­rowujący zachowanie jednostki 16-bitowej. Zawartość rejestru segmentowego przesuwana jest o 4 pozycje binarne w lewo i dodawana do zawartości rejestru przesunięcia (l6xSegment + Offset). Wynik stanowi liczbę 20-bitową, która jest po prostu wystawiana na magistralę adresową. Proszę zwrócić uwagę, iż kon­strukcja adresu według takiej reguły prowadzi do wieloznaczności. Różne pary liczb Segment:Offset mogą dawać jednakowy wynik i odwoływać się do tej samej komórki pamięci. W trybach chronionych jest to z różnych względów wyklu­czone.

· Tryb chroniony (Protected Mode). Tryb ten wprowadzony został (począwszy od modelu 80286) w celu ochrony poszczególnych zadań pracujących pod kontrolą wielozadaniowego (nrultitasking) systemu operacyjnego. Całość jest zaimplemen­towana jako czteropoziomowy system uprawnień. Układy sprzętowe wbudowane w procesor kontrolują odwołania do danych oraz kodu i wydają (lub odmawiają) zezwolenia na dostęp. Wzrost bezpieczeństwa okupuje się stosunkowo dużą komplikacją w obliczaniu adresu.

· Tryb wirtualny procesora 8086 (Virtual 8086 Mode). Tryb dostępny jest w ukła­dach rodziny Intel począwszy od modelu 80386. Koncepcja trybu wirtualnego stanowi kombinację dwóch wcześniej omówionych trybów. System operacyjny wykorzystujący tą możliwość pracy stawia do dyspozycji wykonywanych pro­gramów bardzo interesujące środowisko. Każdy z programów użytkowych widzi swój własny procesor 8086 pracujący w trybie rzeczywistym. System jako całość dysponuje jednak zaczerpniętymi z trybu chronionego mechanizmami gwaran­tującymi odpowiedni dobór praw dostępu do zasobów i uniemożliwiającymi wzajemne kolizje pomiędzy współ-uczestniczącymi zadaniami.

Rejestry ogólnego przeznaczenia MP 80386 i ich wykorzystanie.

Rejestry można podzielić na trzy funkcjonalne grupy : ogólnego przeznaczenia, sowe, statusowe i sterujące.

Rejestry ogólnego przeznaczenia:

AX - odpowiednik akumulatora, pamięć tego rejestru jest wykorzystywana przez arytmometr, AX jest rejestrem używanym w operacjach logicznych, arytmetycznych i do odkładania wyników wielu operacji.

BX - rejestr bazowy, służący do adresowania.CX - rejestr zliczający ( jest licznik w pętlach ).DX - rejestr danych, umożliwia przekazywanie i odbieranie danych z portów.SI - rejestr źródła ciągów łańcuchów danych.DI - rejestr przeznaczenia ciągów łańcuchów danych.

SP - wskaźnik stosu.BP - wskaźnik bazy.

15Rejestry sowe MP 80386 i ich przeznaczenie

Procesor 386 ma zespół ośmiu rejestrów 32 - bitowych ogolnego przeznaczenia EAX, EBX, ECX, EDX, ESI, EDI, EBP, ESP, które mogą przechowywać dane albo adresy. Mymy równierz sześć rejestrów sowych CS, SS, DS., ES, FS i GS. Stosuje się je w połączeniu z adresami zapisanymi w rejestrach ogólnego przeznaczenia lub w rejestrze lub w rejestrze wskaźnika rozkazów (EIP) do uzyskania fizycznego adresu na szynie adresowej. Rejestr CS (s kodu ) z rejestrem wskaźnika rozkazów określa fizyczny adres do pobrania rozkazu, a rejestr SS (s stosu) jest używany do określenia adresu stosu. Inne rejestry sowe stosuje się zwykle do adresacji danych. Każdy z rejestrów sowych jest związany z rejestrem deskryptorów sów, niewidocznych dla programisty. Przy czym :

EAX - Aku EBX - Rej bazowy ECX - r licznika EDX - r danych ESI - Indeks źródłowy EDI - Indeks przeznaczenia ESP - W stosu EBP - W bazowy EIP - W rozkazuEFL - Znacznik stanu CS - S kodu SS - S stosuDS - S danych ES FS GS - S danych Architektura von Neumanna

Architektura Harvardzka

W odróżnieniu od AVN, dane i program znajdują się w osobnych pamięciach

Dzięki temu jest szybsza

Architektura

Organizacja



Wyszukiwarka

Podobne podstrony:
sc, Studia PŚK informatyka, semestr 2, archtektura
ASK, Studia PŚK informatyka, semestr 2, archtektura
Arch-ściągi, Studia PŚK informatyka, semestr 2, archtektura
Szm-ASK, Studia PŚK informatyka, semestr 2, archtektura
sc, Studia PŚK informatyka, semestr 2, archtektura
sieci ściąga, Studia PŚK informatyka, Semestr 4, sieci, kolos sieci, SK, sieci komputerowe
ssciaga, Studia PŚK informatyka, Semestr 4, Bazy Danych 2, Bazy Danych Zaliczenie Wykladu, Bazy Dany
Si lab1, Studia PŚK informatyka, Semestr 5, semestr 5, SI 2, Sprawozdanie lab1
G312A-K04-P5, Studia PŚK informatyka, Semestr 5, semestr 5, SI 2, Sprawozdanie lab5
Pytania-sieci, Studia PŚK informatyka, Semestr 4, sieci, kolos sieci, SK, sieci komputerowe, gawlik,
02.Protokoły, Studia PŚK informatyka, Semestr 5, semestr 5, moje, Pai, Projektowanie aplikacji inter
Sieci komputerowe, Studia PŚK informatyka, Semestr 4, sieci, kolos sieci, SK, sieci komputerowe, gaw
Netbios, Studia PŚK informatyka, Semestr 4, SK kolos
pai 03 313B 03, Studia PŚK informatyka, Semestr 5, programowanie współiberze
Sprawozdanie06 elektronika, Studia PŚK informatyka, semestr 2, Semestr 2, miernictwo, Podstawy elekt
pai5, Studia PŚK informatyka, Semestr 5, Projektowanie aplikacji internetowych 1, laborki
dhcp, Studia PŚK informatyka, Semestr 4, SK kolos

więcej podobnych podstron