1

I. Na podstawie zapisu w kodzie A-HDL rejestru należy utworzyć:

•    Schemat układu

•    Macierz połączeń bezpośrednich T

•    Graf pracy układu

- Design unit header -library IEEE:

usc lEEE.stdJogic I I64.all;

-- other librarics dcclarations library KOM PAM;

entity ukł is port(

zegar: in stdjogic; q_0 • inout std_logic: ą 1 : inout stdjogic; q_2 : inout std logie: q 3 : inout stdjogic

):

end ukł;

architccturc ukł of ukl is

—    Component dcclarations-

component kompam Port (

clk : in stdjogic; din : in std logie; dout: inout std jogic

):

end component;

—    Signal dcclarations uscd on the diagram —

.signal NET 155 : STD LOGIC: signal NET 163 : STD_LOGIC; signal NET411 : stdjogic; signal NET70 : STD LOGIC; signal NET84 : STD_LOGIC;