Image249

—    wejściem zerującym Zer,

—    wejściem sterującym wpisywaniem równoległym informacji.

Działanie układu ilustrują rysunki 4.266b i 4.266c.

Podstawowe parametry dynamiczne licznika 192 (wartości czasów t_pLH i t_pHL — maksymalne) przedstawiono na rys. 4.267. Na rysunku 4.268 zilustrowano propagację sygnału przeniesienia P₊ i sygnału pożyczki P_ poprzez kaskadowo połączone liczniki czterobitowe. Sygnały te w każdym stopniu są opóźnione wskutek propagacji przez dwie bramki — typowy czas opóźnienia wynosi

Wyjścia

Impulsy

wejściom:

f_max= 32 MHz tw(min)=2Qns

(pHL

tpLH

ioHL ~ 47ns

-~38ns

C+

C-

WR

IpHL = 40 ns tpHL = 40 ns

t_PŁH = 35ns

: ler.

:WR

192

P-

ler

We sterujące

wprowadzeniem

równoległym

danych

wejściowych

ir

min 20 ns

Dane wejściowe podawane równolegle

We zerowania

min 20 ns

Rys. 4.267. Ilustracja parametrów dynamicznych licznika 192

!t&*

k

_2£n$ 23ns

. 26ns_ 24ns

r;

2Sns ' 24ns~

Ar	i
Ą-	\ i
	i—f i
Mm

. 24 ns _ ’ 24ns ~

_24ns_

24ns

24ns ’ 24 ns'

Rys. 4.268. Ilustracja propagacji sygnałów przeniesienia P+ i pożyczki P_ około 20 ns. W przypadku kaskadowego łączenia dużej liczby liczników 192, czas ustalania zawartości licznika znacznie się zwiększa.

Kaskadowe połączenie liczników 192 w licznik o pojemności 10³ — 1 przedstawiono na rys. 4.269.

Czas propagacji sygnałów P₊ i P_ można zmniejszyć stosując rozwiązanie układowe przedstawione na rys. 4.270. W układzie tym czas trwania impulsu przeniesienia i pożyczki z każdego stopnia ulega zmniejszeniu, a zatem przy częstotliwościach granicznych należy odpowiednio dobierać czas trwania poziomu L impulsowego przebiegu wejściowego.