A7

A7



87


Komunikacja procesora z innymi elementami architektury komputera

Unia IRQ(lnterrupt Linę)

bit 7

bit 6

bit 5

bit 4

bit 3

bil 2

bil 1

bit 0

bity 7-0 numer linii IRQ przyporządkowanej urządzeniu przez

programowany router przerwań sprzętowych. Wartości U-15 odpowiadają numerom linii IRQ, wartości 16-254 są zare/ei wowane, waitość 255 oznacza, że iJi/ąd/cuiu nie /ostała przyporządkowana linia IRQ.

Linia INT (Intcrrupt Pin)

bil 7

bit 6

bit 5

bit 4

bit 3

bit 2

bit 1

bit 0

bity 7-0 numer kanału INT przyporządkowany urządzeniu przez

producenta (rejestr tylko do odczytu). Wartość 0 oznacza, że urządzenie nie ma przyporządkowanego kanału przerwań sprzętowych. Wartości 1-4 odpowiadają kanałom IN I A- IN I D. Wartości 5-255 są zarezerwowane.

Długość transmisji (Min Gnt)

bit 7

bit 6

bit 5

bit -4

bit 3

bit 2

bit 1

bit 0

bity 7-0 średni okres, na jaki urządzenie przejmuje kontrolę nad magistralą -czas wyrażony jest jako wielokrotność 250 ns. Rejestr tylko do ndc/ytii zaimplementowany w inicjatmach.

Częstość (Max_Lat)

bit 7

bit 6

bit 5

bit 4

bit 3

bit 2

bit l

bitO

bity 7-0 średni odstęp pomiędzy kolejnymi żądaniami dostępu do magistrali - r./as wyrażony jest jako wielokrotność 250 ns Wartość 0 oznacza, że urządzenie nie ma konkretnych wymagań. Rejestr tylko do odczytu zaimplementowany w inicjatorach.

Rejestry długości i częstotliwości transmisji pełnią rolę informacyjną Określają jak często i na jak długo powinno urządzenie przejmować kontrolę nad magistralą. Wartości zapisane w tych rejestrach mają wartości orientacyjne, które mogą być wykorzystywane przez układ arbitrażowy podczas określania priorytetu dostępu do magistrali.


Wyszukiwarka

Podobne podstrony:
A7 77 Komunikacja procesora z innymi elementami architektury komputeraRejestr stanu (Status Registe
A7 17 Komunikacja procesora z innymi elementami architektury komputera a ściślej w liczbie wyprowad
A7 17 Komunikacja procesora z innymi elementami architektury komputera a ściślej w liczbie wyprowad
A5 15 Komunikacja procesora z innymi elementami architektury komputeraTabela 1.1. Rodzina procesoró
A3 53 Komunikacja procesora z innymi elementami architektury komputera standardu EISA jest kompatyb
A5 55 Komunikacja procesora z innymi elementami architektury komputera MCA jest ukierunkowana wyraź
A9 59 Komunikacja procesora z innymi elementami architektury komputeraMagistrala PCI (Peripherial C

więcej podobnych podstron