Laboratorium PTC1

-50-

Rys. 4.8. Realizacja multipleksera 8 na 1

3.1. Demultipleksery

Demuitiplekserem n-bitowym nazywamy selektor o jednym wejściu informacyjnym, n wyjściach informacyjnych i \k = log2(«)l wejściach adresowych.

Przykład 6

Wykorzystując selektor 8-bitowy z przykładu 4 zrealizować demultiplekser 8-bitowy. Schemat demultipleksera będącego rozwiązaniem wyżej postawionego problemu przedstawia rys. 4.9.

Podstawową funkcją wykonywaną przez demultipleksery w systemach cyfrowych jest przesyłanie informacji z jednej na wiele linii (zamiana informacji z szeregowej na równoległą).

/

	'o
	'i
	'4
	h
	h
	^11
	A)

Selektor

o₇

o₆

Os

O4

03

Ol

O,

O₀

Rys. 4.9. Schemat demultipleksera 1 na 8

4. Sumatory

Znacząca większość obliczeń matematycznych wykorzystywanych w praktyce daje się sprowadzić do kombinacji czterech podstawowych działań arytmetycznych: dodawania, odejmowania, mnożenia i dzielenia. Z kolei podstawowym elementem wykorzystywanym w sprzętowej realizacji każdej z tych operacji jest sumator.

Przykład 7

Zaprojektować i-tą komórkę sumatora jednobitowe-go. Symbol logiczny takiej komórki przedstawiono

na rys. 4.10,

gdzie:

A„ B_l - dodawane bity liczb dla i-tej pozycji,

+

p_t - bit przeniesienia z komórki i-1 do komórki i-tej,

p.j - bit przeniesienia z komórki i-tej    --

do komórki i+1,

- wynik arytmetycznego dodawania bitów liczb na i-tej pozycji.

Rys. 4. 10. Symbol logiczny i-tej komórki

Siatki Kamagha dla sygnałów S„ Pj+\ przedstawiono    sumatora jednobitowego

na rys 4.11.

AjBi    AjBj

	00	01	11	10		00	01	11	10
Pi 0	0	1	0	1	P, 0	0	0	T	0
1	1	0	1	0	1	0	(1	1	1 i

Rys. 4.11. Siatki Karnaugha definiujące wartości sygnałów Si oraz P,+/ Na podstawie powyższych siatek otrzymujemy następujące formuły boolowskie:

S, = P,A_tBi + P,A,B, + P,A, Bi + P_tA_tBi = P,(A,B, + A,B_t) + P_t(A,B_l + A,B,) = = P_t(A, ® Bi) + Pf A i ® B,) = f ® Ai ® B, f+i = i +

Realizację jednobitowego sumatora na elementach NAND i XOR pokazano na rys. 4.12.