Charakterystyka PAL:
Matryce, sposoby zasilania sygnałami
Matryca AND programowalna , OR nieprogramowalna
Struktura dwupoziomowa AND-OR
Sprzęzenie zwrotne po OR
Programowalne przełączalność wejść/ wyjść
Przerzutniki, sterowanie poziomem wyjścia,
Najczęściej uzywane są przzutniki D ze wspólnym sygnałem zegarowym, synchroniczne
Sharing, właściwości podstawowych typów
Ma strukturę zbliżoną do układu PLA. Istnieje możliwość częściowego programowania matrycy OR: dwie sąsiadujące ze sobą sumy logiczne można w dowolny sposób łączyć z wyjściami współpracujących iloczynów.Dzięki temu można tworzyć funkcje ,dla których w innym przypadku zabrakłoby sum logicznych.
Próba „odmrożenia ” stałości przypisań AND-OR
Typy PAL:
Kombinacyjne ,
-wejscia do matrycy programowalnej : piny wejściowe + sprzężenia zwrotne z wyjscia
-wszystkie sygnały w matrycy są dostępne komplementarnie ; funkcje wyjscia są zanegowane
Rejestrowe:
sygnał z każdej bramki OR podawany na przerzutnik D,
Sygnały CLK i /OE wspólne dla wszystkich komórek wyjściowych
Wyprowadzenia wyjściowe nie mogą być dwukierunkowe
Z mikrokomórkami programowalnymi
Zaprogramowanie punktów, steruje pracą multiplekserów i
określa konkretną funkcję makrokomórki.
Przerzutnik typu D z sygnałami AR (Asynchronous Reset) oraz SP (Synchronous Preset) - dwa dodatkowe termy globalne w matrycy.
Sygnał Clk wspólny dla wszystkich makrokomórek
Dodatkowy term steruje bufor 3-stanowy.
PAL-e dekodery, X, VX, arytmetyczne,
układy kombinacyjne = często dekodery
• funkcja nie jest złożona - AND-y wystarczają
• ważna szybkość działania
• układy uniwersalne - dużo bramek zbędnych
• rezygnujemy z OR-ów
• brak sprzężeń zwrotnych
• brak buforów trójstanowych
• propagacja: 25ns, prąd: 90mA
X:
• 10 wyjść - o 2 więcej niż klasycznie
• mniej iloczynów na 1 wyjście - tylko 4
• oba wejścia XOR-a sterowane z AND-ów
• szybkość umiarkowana - 30ns
• duży pobór prądu - 180mA
• brak sprzężeń zwrotnych
• brak buforów trójstanowych
• propagacja: 25ns, prąd: 90mA
Charakterystyka PLA
Początkowe układy typu PLA posiadały programowalne matryce typu AND i typu OR, które zawierały nie więcej niż programowalny zespół polaryzacji wyjść (np. układ PLS100 zrealizowany przez firmę Signetics). Współczesne układy są standardowo wyposażone w zespoły sprzężeń zwrotnych. Układ ten zbudowany jest z matryc AND, OR i z programowalnej matrycy ANDC . Linie iloczynu tej matrycy sterują buforami wyjściowymi B, natomiast w układach PLA z przerzutnikami sterują również pewnymi wejściami przerzutników. Blok NOT stanowi programowalny układ polaryzacji wyjść, który zrealizowany jest z programowalnych bramek EX-OR.
Charakterystyka PLS
- AND dla wejsc zewnetrznych oraz dla rejestru zewnetrznego
- uzupełniajaca matryca AND -> COMP-AND
-uzupełniajaca matryca OR -> COMP-OR
- matryca OR rejestru wewnetrznego i wyjsciowego
- bufo wyjsciowy
-układ sterowania CONTROL
Charakterystyka GAL:
-makrokomórki zamiast OR
-makrokomórki razem lub osobno
-AND bez zmian
-reprogramowalne
-sprzezenia zwrotne
-OR,XOR
-tryb kombinacyjny i rejestrowy
- OLMC i ILMC
programowalne makrokomórki wyjsciowe pozwalajace na wybór trybu pracy dla
każdego z wyjść osobno
Zaprogramowanie punktów, steruje pracą multiplekserów i
określa konkretną funkcję makrokomórki.
Przerzutnik typu D z sygnałami AR (Asynchronous Reset) oraz SP (Synchronous Preset) - dwa dodatkowe termy globalne w matrycy.
Sygnał Clk wspólny dla wszystkich makrokomórek
Dodatkowy term steruje bufor 3-stanowy.
INNE:
• opis katalogowy:
- pierwsza liczba - liczba wejść do matrycy AND
- druga liczba - liczba wyjść - bramek OR
- druga liczba - liczba przerzutników wyjściowych
• cechy modułu - litery:
- H - wyjście aktywne - poziom wysoki
- L - wyjście aktywne - poziom niski
- C - wyjście aktywne - komplementarne
- P - wyjście aktywne - programowalna polaryzacja
- R - wyjście przerzutniki synchroniczne
- RA - wyjście przerzutniki z indywidualnymi zegarami
- S - programowalna liczba wejść bramek OR
- X - układy specjalne, A - układy arytmetyczne
Wady układów PAL
Proste struktury PAL mają posiadają pewne ograniczenia, które powodują, że układy PAL nie mogą być wykorzystane we wszystkich projektach. Wyróżniamy następujące wady układów PAL:
wspólny zegar dzielony między przerzutnikami,
dla przerzutników nie istnieje możliwość początkowego zerowania oraz początkowego ustawienia,
w przypadku trójstanowego bufora wyjściowego nie istnieje możliwość osobistego sterowania nim w wyjściach rejestrowych
nie istnieje możliwość użycia nieeksplatowanych wyjść rejestrowych jako wejść.
Architektura SIMD:
-architektury specjalizowane do implementacji operacji macierzowych, przetwarzania sygnałów oraz
obrazów w czasie rzeczywistym
- każdy procesor połaczony tylko z najblizszymi sasiadami
- dane i czesciowe wyniki przesyłane miedzy procesorami w takt wspólnego sygnału zegarowego
- wyniki przetwarzania danych uzyskiwane stopniowo
SIMD - pojedynczy strum.rozkazów, wielokr. strum. danych.
Architekt.SIMD charakteryz. się zwielokrot. jednostek przetwarz.. Każda z nich realizuje ten sam, pojedynczy strumień rozkazów, dekodowany przez pojed., wspólną jedn.sterującą. Praca jedn.przetwarzających ma charakter synchr.: w danym momencie każda z nich wykonuje ten sam rozkaz choc na innych danych, dostarczanych jej oddzielnym strumieniem ze wspólnej PaO. Często tylko niektóre z jedn.wykonują rozkaz - dokonuje się to przez maskowanie wybranych jedn. za pomocą infor.i w rozkazie. Praktyczną implemantacją architekt. SIMD są procesory macierzowe.Pojedynczy strumień instr.i dzielony między procesory. Do każdego proces. podłączony inny strumień danych. Te same instrukcje na różnych danych. Przykład - multiprocesory wektorowe
Tablice:
-hexagonalna - Kung,Leiseron
- przetwarzania potokowego - Hwang, Cheng
-z cz. rozpowszechnianiem danych
- typu wavefront - Kung, Arun
- z rozp. danych - Chern,Muraton
FPGA i CPLD:
Charakterystyka obu rodzin, różnice,
LB realizują cyfrowe układy kombinacyjne i sekwencyjne.
-dowolność funkcji logicznej (uniwersalność),-kilka wejść
-przerzutniki / multiplekseryUniwersalny układ kombinacyjny:
-struktura tablicowa - LUT,-dekompozycja funkcjonalna,
-funktory realizowane za pomocą tablic (LUT) - układy SRAM lub multiplekserów (MUX) - układy Antifuse Typy połączeń:
-Programoble interconnect `c',-switch matrix `s'.
Zastosowanie:Kontrolery przemysłowe, urządzenia medyczne, telekomunikacja, przetwarzanie danych, motoryzacja, multimedia.
Zalety:elastyczność archit., równoległość przetwarzania, dowolna szerokość ścieżek danych, wielokrotne użycie tych samych ścieżek.,
Wady:Niedoskonałość narzędzi programowania, trudny proces uczenia się języka HDL.
CPLD (Complex PLD) -ziarnista budowa,-struktura niejednorodna,-średnia ilość zasobów, -narzucona strukt. poł.,-duża szybkość,
-programowalna matryca poł. otoczona makrokomórkami.
Makrokomórki: bloki logiczne (LAB):
-matryca AND-OR, typu PAL,
-matryca ekspanderów,
-programowalne przerzutniki,
-matryca makrokomórek,
-bramki OR i XOR,
-połączenia z PIA (programowalna matryca międzypoł.)
-multipleksery,
-bufory 3-bitowe
-bloki wej.-wyj. (I/O).
makrokomórki
Bloki logiczne połączone za pomocą PIA.
CPLD |
FPGA |
Struktura niejednorodna |
Struktura tablicowa |
Srednia ilość zasobów |
Duza ilość zasobów |
Narzucona struktura połączeń |
Duża dowolność łączenia zasobów |
Duża szybkość |
Srednia szybkość |
Problem zegara i bloków I/O w FPGA.
Duże rozmiary struktury półprzewodnikowej, jakie występują w najbardziej zaawansowanych układach FPGA powodują, że opóźnienia w zegarze dla odległych od siebie komórek mogą być istotne.
Pamięci
ROM: -szybkie -nieulotna -różne pojemn. np. fonty drukarek technol. MOS. Wady: -brak możliwości modyfik. - wys. koszty opracowania pamięci o nowej zawart. Zalety: -niska cena przy d. ilości -d. pojemn. -zachowuje inf. po odłącz. zasil. -mały pobór mocy -proste ukł. aplikacyjne
PROM: -programow. off-line -kodery -dekodery -translatory -techn. TTL Wady: -b. ogranicz. możliw. modyfik. i wprowadz. inform. -d. pobór mocy -mała pojemność -wys. cena Zalety: łatw. wprowadz. inform. przez użytk. -d. szybk. -zachowuj inform. po odłącz. zasil. -proste ukł. aplikacyjne.
EPROM: -wolne -tranzyst. z pływaj. ramką. -programow. off-line i ultrafiol. Wady: -możliw. przypadkow. kasow. światł. rozproszonym. -konieczność kasowania i wprowadz. inf. za pomocą specjaln. urządz. -ogranicz. liczba kasowań. Zalety: łatw. wprow. wielokrotnego inform. -możliw. kasowania -mały pobór mocy - umiarkow. cena -zachowuje inf. po odłącz. zasil. -d. pojemn. -proste ukł. aplikacyjne.
EEPROM: -wolne -program. on-line -kasowanie i progr elektrycznie -kasowanie blokowe Wady: -wysoka cena -długi czas zapisu-ograniczona ilosc zmian inform. -średnie pojemności Zalety: - możl. modyf. inform. w ukł. aplikacyjnym -mały pobór mocy -zachowuje infor. po odłącz. zasil.
EAPROM: -wolne -duże pojemn. -program. wiele razy on-line -kasowania elektrycz. -kasowania wybiórcze Wady: -ograniczona ilość kasowań i zap Zalety: -zachowuje inf. po odłączeniu zasilania.
SRAM: - przerzutnik bistabilny -nie trzeba odświeżać -pam półprzewodnikowa -małe systemy zamkniete Wady: - Dla zachowania inf wymaga ciągłego zasilania -cena Zalety: -b.łatwe i szyb. zapis inf -duża szybkość i poj. -łatwe ukł. aplikac.
DRAM: -kondensator -trzeba odświeżać -duże systemy otwarte -pamięc półprzewod. Wady: -wymaga ciągłego zasilania i okresow. odśwież -skomplikowane układy aplikac. Zalety: b. łatwe i szybkie zapisywanie inform. -niska cena -duża pojemn.
TTL:
Charakterystyka rodzin
TTL (Transistor-transistor logic) - Układy TTL zbudowane sa z tranzystorów bipolarnych i zasilane napieciem stałym 5 V. Maksymalna częstotliwość pracy to ok. 500 MHz. Działaja w logice dodatniej - sygnał TTL jest niski (logiczne "0"), gdy potencjał ma wartosc od 0 V do 0,8 V w odniesieniu do masy, wysoki (logiczna "1") przy wartosci potencjału miedzy 2 V a 5 V.TTL jest szybszy niż CMOS, ale przełączanie stanów trwa bardzo długo.
Podstawowe parametry:
napięcie zasilające +5V (+4,75V do +5,25V),
• sygnał wyjściowy: H > 2,4V L < 0,4V,
• sygnał wejściowy: H > 2,0V L < 0,8V,
• obciążalność 10 - 48,
• współczynnik dobroci: D=tpP; 5-100 [pJ],
W technice TTL są produkowane serie:
TTL - standard TTL 74(25MHz)
S - bardzo szybka (Schottky) 74S(125 MHz, diody Schottky'ego 2x pobór mocy)
LS - małej mocy bardzo szybka (33 MHz) ,Low Power Schottky) 74LS
F - bardzo bardzo szybka (150 MHz) 74F,
AS - ulepszona bardzo szybka (200 MHz, 10x mniejszy pobór mocy niż TTL )74AS
ALS - ulepszona małej mocy bardzo szybka(50 MHz).74ALS.
Rozwiązania specjalne:
Schottky
Dodanie do tranzystorów diody Shottkiego równolegle w obwód baza-kolektor co wpływa na to że charakterystyka przejściowa jest bardziej prostokątna.
Schmidt :
Własności:
• napięcia progowe oraz histereza,
• duża odporność na zakłócenia.
Zastosowania:
• przekształcanie wolnozmiennych sygnałów
na impulsy o szybkich zboczach,
• przemiana napięcia sinusoidalnego na prostokątne,
• redukcja wpływu zakłóceń,
• proste układy multiwibratorów astabilnych.
OC:
stosowane do „złozenia” sumy montażowej kilku wejsc
Zastosowanie: linie przerwań magistrali komputerowych, których zadaniem jest
sygnalizowanie, że co najmniej jedno urządzenie chce zwrócić na siebie uwagę,
Technologia CMOS:
Charakterystyka rodziny
Uzywane komplementarne tranzystory PMOS i NMOS bez rezystorów
• bardzo mała moc strat w stanie statycznymi przy małych częstotliwościach
• praca przy obniżonym napięciu zasilania 3.3 V (± 0,3 V),2.5 V (±0,2 V), 1.8V (±0.15V), a nawet 0.8V
• większa szybkość działania niż układy pięciowoltowe
• znaczne zmniejszenie moc strat przy większych częstotliwościach
• niższy poziom generowanych zakłóceń elektromagnetycznych i elektrycznych
• wyższa niezawodność pracy
Układy do zastosowań masowych, o niewielkiej szybkości działania (układy zegarkowe,nie programowalne układy kalkulatorowe z napięciem zasilania 0.8 V ÷ 1,5 V, układy programowalne, uniwersalne układy cyfrowe LSI i VLSI).
Podstawowe parametry i wnioski stąd płynące,
Układy TTL są zwykle 10 razy szybsze od układów CMOS (chociaż niektóre współczesne konstrukcje CMOS niewiele ustępują w szybkości układom TTL). Za to układy CMOS mogą być zasilane napięciem o dużej rozpiętości oraz pobierają znikomą moc.
Układy CMOS są relatywnie proste i tanie w produkcji umożliwiając uzyskanie bardzo dużych gęstości upakowania tranzystorów
Współpraca z technologiami bipolarnymi
Uniwersalne układy cyfrowe SSI i MSI, stanowiace funkcjonalne odpowiedniki układów TTL.
Układy pomostowe miedzy CMOS i TTL : seria LSI i VLSI
Technologia ECL oraz I2L:
Charakterystyka rodzin
ECL (Emitter Coupled Logic) - rodzina bipolarnych cyfrowych układów scalonych
charakteryzująca się praca tranzystorów wyłącznie w liniowym zakresie pracy, bez wchodzenia w stan zatkania lub nasycenia. Osiągnięte to zostało przez połączenie tranzystorów w układy wzmacniaczy różnicowych emiterami. Wyjście tranzystora ze stanu nasycenia bądź zatkania trwa stosunkowo długo, natomiast dzięki pracy tranzystorów ECL tylko w liniowym zakresie charakterystyki, seria ta jest bardzo szybka. Wada układów ECL jest duży pobór mocy i niewielki margines zakłóceń - wysoki poziom logiczny jest odległy od niskiego tylko o kilkaset mV.
L: 0 to -3V
H: -5 to -4,2V.
Parametry:
Parametry: - d. pobór mocy. - niewielki margines zakłóc. („1” odległa od „0” o kilkaset mV) - b. szybkie przełącz. stosów logiczn. -b. szybka praca ukł. -czasy propag. rzędu setek dziesiątek ps.
Nie generują zakłóceń wewnętrznych wywołanymi zmianami napiecia przy przełączeniu. Mniejsza odpornośc na zakłocenie niż w TTL. Bardziej wrażliwe na wpływ temperatury i napięcia zasilającego.
I2L (Integrated Injection Logic) to rodzina bipolarnych cyfrowych układów scalonych. Dzięki
uproszczonej budowie bramki logicznej w tym standardzie uzyskuje sie bardzo duża gęstość
upakowania w połączeniu z duża szybkością. Różnica miedzy poziomami logicznymi wysokim i niskim wynosi zaledwie około 0,7 V - jest to wystarczające w obrębię jednego układu scalonego, lecz aby umożliwić baczenie układów I2L, zapewniając zadowalająca odporność na zakłócenia, wyposaża sie je w wejściowe i wyjściowe bufory konwertujące poziomy logiczne, np. do standardu TTL. Ze względu na łatwość wykonania w standardowych procesach technologicznych układów bipolarnych, struktury I2L znalazły zastosowanie w mieszanych (analogowo-cyfrowych) układach scalonych.
Języki opisu sprzętu:
FIRMOWE: AHDL,ABEL - używane w systemach jednej firmy
UNIWERSALNE: VHDL, Verilog - w różnych systemach
Zasady budowy projektu
Projekt w HDL musi zawierac sekcje interfejsu i opisu logicznego, opcjonalnie dodajemy sekcje zmiennych lokalnych
Podstawowe elementy składni,
Słowa kluczowe, symbole, identyfikatory, liczby, równania , wyrażenia im operatory, sygnały grupowe, tablice , instrukcje
Problemy projektowo-sprzętowe:
Czas propagacji - czas upływajacy od chwili zmiany stanu wejscia układu logicznego lub elementu logicznego do chwili ustalenia stanu wyjsc, bedacej reakcja na te zmiane wejscia. Czas propagacji jest podstawowym parametrem charakteryzujacym szybkosc działania elementów i układów logicznych.
Zakłocenia:
napięcie zasilające
uziemienie
przesłuch w liniach transmisyjnych
odbicia w liniach transmisyjnych
zewnętrzne
Marginesy zakłóceń wskazują, jaki poziom zakłóceń nie spowoduje błędnego odczytu sygnału wejściowego w najgorszym przypadku.
Dopasowanie wejściowo-wyjściowe
Błędne dopasowanie impedancji wejściowych z wyjściowymi w cyfrowych układach może spowodować, że sygnał logiczny „0” odebrany zostanie jako „1”
Układ dopasowujący TTL do CMOS
Odwrotnie:
Wyszukiwarka