PODSTAWY TECHNIKI MIKROPROCESOROWEJ

Interfejsy szeregowe

1

KATEDRA ELEKTRONIKI

RS-232 – prosty, do

wiekowy, standardowy interfejs szeregowy, s u cy do

komunikacji pomi dzy urz dzeniem nadrz dnym, a peryferyjnym.

I

2

C

– nterfejs b d cy poprzednikiem innych wspó czesnych interfejsów

szeregowych w tym

CAN. Pozwala na szybk komunikacj (do

100kB/s).

SPI – interfejs o mo liwo ciach i w a ciwo ciach podobnych do I

2

C, o wi kszej

szybko ci transmisji danych si gaj cej kilka MB/s. Stworzony przez

Motorol , obecnie jest do

cz sto wykorzystywany przez innych

producentów. Interfejs ten zosta standardowo wbudowany w wiele

mikrokontrolerów.

D

2

BUS – Interfejs Digital Data Bus opracowany przez firm Philips, stworzony

z my l o

czeniu niewielkiej liczbie urz dze2 na ma ym obszarze,

umo liwiaj cy transmisj danych z szybko ci 100kbit/s pomi dzy

urz dzeniami oddalonymi od siebie o 150m. Pozwala zaadresowa

PODSTAWY TECHNIKI MIKROPROCESOROWEJ

Interfejsy szeregowe

2

KATEDRA ELEKTRONIKI

4096 jednostek. Jako medium transmisyjne najcz ciej u ywa si pary

skr conych przewodów, lub kabla koncentrycznego.

Do g ównych cech magistrali D

2

BUS, które zreszt

upodabniaj ten interfejs do CAN nale :

•

Mo liwo

przej cia i utrzymania kontroli przez którekolwiek z

urz dze2 wyposa onych w tak mo liwo ,

•

Od czenie urz dzenia, lub pod czenie do magistrali nowego, nie

wp ywa na komunikacj pomi dzy pozosta ymi urz dzeniami w sieci,

•

Zak ócenia na magistrali nie powoduj b dów w transmisji,

•

transmisja przez D

2

C odbywa si przy wykorzystaniu urz dze2 typu

master i slave oraz procedury arbitra u.

PODSTAWY TECHNIKI MIKROPROCESOROWEJ

Interfejsy szeregowe

3

KATEDRA ELEKTRONIKI

IEEE1394 – interfejs cztero – przewodowy, oferuj cy system plug and play,

mo liwo

od czania i do czania nowych urz dze2 do sieci „na

gor co”, szybko

przesy u 400MB/s, bezpieczny protokó , oraz

mo liwo

gwarantowanej szybko ci transferu i opó@nie2. Inne wa ne

cechy IEE1394 to mo liwo

po czenia 63 urz dze2 bezpo rednio do

jednej linii (z mo liwo ci rozszerzenia jej samej do 1024 linii), du a,

256 bajtowa, przestrze2 adresowa, regulowane parametry i niski koszt

okablowania.

USB – Zaawansowany interfejs szeregowy, opracowany g ównie z my l o

wykorzystaniu w komputerach klasy PC, realizuj cy koncepcj plug and

play w odniesieniu do sieci urz dze2 zewn trznych. Mo e obs ugiwa

maksymalnie do 127 urz dze2 peryferyjnych, stosuj c du

szybko

transmisji danych – 1,5Mbit/s w przypadku obni onej pr dko ci i

12Mbit/s przy pr dko ci pe nej.

PODSTAWY TECHNIKI MIKROPROCESOROWEJ

Interfejsy szeregowe

4

KATEDRA ELEKTRONIKI

RS485 – klasyczny, jedno – przewodowy interfejs szeregowy ze sterownikami

wykonanymi standardowo w postaci otwartego kolektora. Mo e

pracowa

na dystansach si gaj cych kilkuset metrów z wieloma

urz dzeniami.

RS-422, RS-422A – rozwi zanie o szybkiej transmisji na du e odleg o ci. Od

1975 roku rozpowszechniany jako interfejs dla nadrz dnych systemów

komputerowych. Du a szybko

(od 100kbit/s do 10Mbit/s) uzyskana

zosta a dzi ki pe nej symetryzacji

cza (ró nicowy nadajnik,

dwuprzewodowy, zrównowa ony tor transmisyjny, odbiornik o

ró nicowym obwodzie wej ciowym).

HART – System otwarty, umo liwiaj cy jednoczesn komunikacj cyfrow i

analogow . Sygna cyfrowy, b d cy z o eniem dwóch cz stotliwo ci

zosta na o ony na analogowy sygna pr dowy (4 – 20mA). Dwie

PODSTAWY TECHNIKI MIKROPROCESOROWEJ

Interfejsy szeregowe

5

KATEDRA ELEKTRONIKI

cz stotliwo ci sygna u cyfrowego, o warto ciach 1200Hz i 2200Hz,

reprezentuj niski i wysoki poziom sygna u.

LONWORK – sie sk adaj ca si z inteligentnych, pojedynczych w z ów,

komunikuj cych si przez dowolne medium transmisyjne ( wiat owód,

kabel koncentryczny, skr tka, fale radiowe, sie

energetyczna).

Konstruktorzy

protoko u po o yli g ówny nacisk na unikanie

prze adowania

oraz

na

zminimalizowanie

prawdopodobie2stwa

wyst pienia kolizji. Do najwi kszych zalet interfejsu LONWORK nale

wspieranie wyst powania wielu kana ów komunikacyjnych jednej sieci

oraz zgodno protoko u z modelem ISO/OSI, co czyni system otwartym

dla po cze2 z innymi systemami i aplikacjami.

PODSTAWY TECHNIKI MIKROPROCESOROWEJ

Interfejsy szeregowe

6

KATEDRA ELEKTRONIKI

CS - chip select - wybór uk adu. Podanie stanu 1 powoduje uaktywnienie pami ci EEPROM,

SK - serial clock - zegar transmisji. Impulsy podawane na to wej cie taktuj przesy anie danych,

DI - data input - wej cie danych,

DO -data output - wyj cie danych,

CS

SK

DI

DO

1

1

A5

0

...

A0

D15

0

...

D0

PODSTAWY TECHNIKI MIKROPROCESOROWEJ

Interfejsy szeregowe

7

KATEDRA ELEKTRONIKI

8-bitowy interfejs SMI.

SK

SO

SI

Bit7Out*

(MSB)

Bit7Out*

(MSB)

Bit 6

Bit 5

Bit 4

Bit 3

Bit 2

Bit 1

Bit 0

(LSB)

Bit 6

Bit 5

Bit 4

Bit 3

Bit 2

Bit 1

Bit 0

(LSB)

t

t

t

t

t

t

t

t

INTERNAL DATA BUS

8-bit SIO

REGISTER

CNTRL

CLOCK

SELECIOR

CLOCK

PRESCALER

SO

SK

SI

tc

START

SO=0

SI=0

time

-out

koniec

transmisji

time

-out

SO=1

STOP

START

CS=0

SI=0

time

-out

SO=0

Przesanie

jednego bajtu

SO=1

STOP

SO = 1

N

N

N

N

T

T

T

T

T

T

N

N

SO = 1
CS = 1

komputer PC“master”

“slave” MB89620

PODSTAWY TECHNIKI MIKROPROCESOROWEJ

Interfejsy szeregowe

8

KATEDRA ELEKTRONIKI

RS 232

NADAWANIE

bit
stopu

NADAWANIE

wpis do
SBUF

ODBIÓR

Przebiegi sygnalów dla portu szeregowego pracuj cego w trybie 2 i 3.

TAKT

DANE

TI

TX

S1P1

bit startu

RX

kasowanie dzielnika:16

D0

D1

D2

D3

D4

D5

D6

D7

bit
stopu

bit startu

RXD
detektor bitów

TAKT

RI

D7

D0

D1

D2

D3

D4

D5

D6

D8

D8

PODSTAWY TECHNIKI MIKROPROCESOROWEJ

Interfejsy szeregowe

9

KATEDRA ELEKTRONIKI

Terminologia I2C

Cecha

W.a/ciwo/ci

Transmiter

Urz'dzenie wysy.aj'ce dane

Receiver

Urz'dzenie odbieraj'ce dane

Master

Urz'dzenie

inicjuj'ce

transfer,

wysy.aj'ce

sygna.

zezwolenia

i

przerywaj'ce transfer

Slave

Urz'dzenie zaadresowane przez master

Multi – master

Urz'dzenie, które wraz z innym w tym
samym czasie próbuje przej': kontrol;

Arbitration

Procedura, pozwala upewni: si;, <e je=li
wi;cej ni< jedno urz'dzenie próbuje
przej': kontrol;, tylko jedno z nich
otrzymuje zezwolenie

Synchronization

Procedura synchronizacji cz;stotliwo=ci
sygna.ów dwóch lub wi;cej urz'dze?

PODSTAWY TECHNIKI MIKROPROCESOROWEJ

Interfejsy szeregowe

10

KATEDRA ELEKTRONIKI

Przyk1ad konfiguracji systemu I

2

C u5ywaj6cego dwóch mikrokontrolerów.

W16czenie do sieci I

2

C urz6dze9 pracuj6cych w trybie Standard i Fast.

Transfer bitów w

I

2

C.

PODSTAWY TECHNIKI MIKROPROCESOROWEJ

Interfejsy szeregowe

11

KATEDRA ELEKTRONIKI

Warunki

„Start” i „Stop”

Transfer danych

w I

2

C.

Realizacja

potwierdzenia.

PODSTAWY TECHNIKI MIKROPROCESOROWEJ

Interfejsy szeregowe

12

KATEDRA ELEKTRONIKI

Format danych nadawanych przez transmituj6ce urz6dzenie master.

Format adresu przy adresowaniu General Call.

PODSTAWY TECHNIKI MIKROPROCESOROWEJ

Interfejsy szeregowe

13

KATEDRA ELEKTRONIKI

Najwa5niejsze zalety interfejsu CAN:

•

zastosowanie mi@dzynarodowego standardu ISO/OSI;

•

wysoka niezawodnoCD w warunkach du5ych zak1óce9; zaawansowana detekcja

b1@dów; wysoka odpornoCD na zak1ócenia elektromagnetyczne; automatyczna

retransmisja wiadomoCci, w których wykryto b1@dy;

•

mo5liwoCD pracy w systemach czasu rzeczywistego; niewielkie rozmiary pojedynczych

wiadomoCci; ma1e opóEnienia; wykorzystanie arbitra5u;

•

wysoki stopie9 bezpiecze9stwa danych;

•

du5a elastycznoCD; liczba urz6dze9 jest ograniczona wy16cznie przez warstw@ fizyczn6

physical layer; mo5liwoCD modyfikacji uk1adu (np. usuwania lub do16czania nowych

ko9cówek) bez naruszenia komunikacji pomi@dzy istniej6cymi urz6dzeniami;

•

du5a przepustowoCD szyny;

•

system otwarty, mo5liwoCD 1atwej rozbudowy;

•

niski koszt; wysoki wspó1czynnik mo5liwoCci do ceny oraz niskie koszty pary

przewodów

potrzebnych

do

transmisji

w

porównaniu

z

wczeCniejszymi

rozwi6zaniami;

•

du5a baza elementów;

PODSTAWY TECHNIKI MIKROPROCESOROWEJ

Interfejsy szeregowe

14

KATEDRA ELEKTRONIKI

Warstwa fizyczna - protokó. CAN u5ywa kodowania NRZ (Non-

Return-to-Zero)

Warstwa .9cza danych - protokó. CAN realizuje zasad: dost:pu

zbiorowego

przy

wykorzystaniu

nie

destrukcyjnego arbitra5u.

Arbitra5 - ma miejsce w warstwie .9cza danych. Ka5de urz9dzenie,

które

w

danym

momencie

transmituje

wiadomo/= (czyli próbuje wymusi= na linii

konkretny stan), sprawdza na bie59co stan

linii.

PODSTAWY TECHNIKI MIKROPROCESOROWEJ

Interfejsy szeregowe

15

KATEDRA ELEKTRONIKI

Pe.nofunkcyjne kontrolery CAN

Struktura

podstawowego

kontrolera CAN.

Budowa

pe1nofunkcyjnego

kontrolera CAN.

PODSTAWY TECHNIKI MIKROPROCESOROWEJ

Interfejsy szeregowe

16

KATEDRA ELEKTRONIKI

Pola Arbitra5u (Arbitration Field), sk1adaj6cego si@ z Pola Identyfikacji
(Identifier Field - 11bitów) oraz bitu Remote Transmission Request (RTR).

Ramka

standardowa

protoko1u CAN.

Ramka

rozszerzona

protoko1u CAN.