XXXV

OLIMPIAD

A

WIEDZY

TECHNICZNEJ

Za

w

o

dy

I

I

I

stopnia

Problem techniczny dla grupy elektryczno-elektronicznej

Do ukªadu mikroprocesorowego 80C51 zaprojektowano blok pami¦ci zewn¦trznych z bram¡

wej±ciow¡ i bram¡ wyj±ciow¡, zbudowany zgodnie ze schematem pokazanym na rys.1. Bramy

zewn¦trzne

W

E

i

W

Y

s¡ tutaj traktowane tak jak komórki zewn¦trznej pami¦ci RAM. Nie-

stety do schematu zaprojektowanego bloku wkradªy si¦ bª¦dy. Nale»y je odszuka¢, wskaza¢ na

rysunku zakre±laj¡c kóªkiem i w formie krótkiej notatki opisa¢ ich istot¦.

Narysowa¢ prawidªowy schemat ukªadu.

Autor:

A. Wójciak

Koreferent: P. Fabija«ski

1

NAND

+5V

+5V

4k7

AD7

A

A7

0

Zatrzask

8282

STB

CE

A10

A11
A12
A13

A14
A15

XTAL1

XTAL2

EA

RESET

P1 P1.7/RD

P1.6/WR

AD0

A

B

C

E3

E1

E2

Dekoder

74LS

138

Y0

Y1
Y2
Y3

Y4
Y5
Y6
Y7

AND

AND

D0

D7

EPROM

2kx8

A0

A9

CS

OE

OE

CS

R W

4k7

74LS

244

4k7

+5V

74LS

373

EN

1G

2G

OC

RAM
1kx8

D0

D7

D0

D7

D0

D7

D0

D7

D0

D7

4k7

P3

P0

P2

PSEN

ALE

A0

A9

WY

WE

Mikroprocesor

80C51

Rys.1. Schemat bloku pami¦ci zewn¦trznych z bram¡ wej±ciow¡ i bram¡ wyj±ciow¡

2