plik

Tranzystor unipolarny (polowy)

Działanie jest oparte na transporcie

TYLKO

jednego

rodzaju nośników (większościowych) – stad nazwa

unipolarne.

Sterowanie odbywa się za pomocą poprzecznego pola

elektrycznego – stąd nazwa polowe.

W literaturze światowej mają nazwę FET

(ang. Field Effect

Transistor).

JFET

MISFET

Tranzystory polowe

JFET

– ang. Junction Field Effect Transistor

MISFET

– ang. Metal-Insulator-Semiconductor Field Effect Transistor

Podział tranzystorów polowych

Ze względu na sposób odizolowania bramki od kanału.

dielektryk

FET

Field Effect Transistor

MESFET

MEtal-Semiconductor FET

JFET

Junction FET

MOSFET

Metal-Oxide-Semiconductor FET

MISFET

Metal-Insulator-Semiconductor FET

IGFET

Insulated Gate FET

CMOS

Complementary MOS

PMOS

P(channel) MOS

NMOS

N(channel) MOS

HEMT

High-Electron-Mobility-Transistor

MODFET

Modulation Doped FET

HFET

Heterostructure FET

Quantum Well

SQW

Single Quantum Well

2DEG

2 Dimmensional Electron - Gas

Objaśnienia skrótów

Działanie tych tranzystorów polega na sterowanym transporcie

jednego rodzaju nośników, czyli albo elektronów albo dziur.

Sterowanie transportem tych nośników, odbywającym się w części

tranzystora zwanej kanałem, odbywa się za pośrednictwem zmian

pola elektrycznego przyłożonego do elektrody zwanej bramką.

Bramka jest odizolowana od kanału (MISFET), a więc pomiędzy nią a

pozostałymi elektrodami tranzystora polowego, znajdującymi się na

obu końcach kanału (zwanych źródłem oraz drenem) występuje

bardzo duża impedencja

Zasada działania

OFF

źródło

bramka

zlew

JFET

Tranzystory JFET dzielimy na:

PNFET

– ze złączem p-n

MESFET

– ze złączem m-s

Bramka izolowana od kanału za pomocą złącza spolaryzowanego

w kierunku zaporowym.

Prąd bramki – prąd wsteczny złącza (bardzo mały pA-nA).

Warstwa zaporowa bardzo

płytko wnika w obszar bramki

(silne domieszkowanie) oraz

głęboko w obszar kanału.

=const (dodatnie, ale bliskie zeru);

zwiększamy U

mała warstwa zaporowa

kanał szeroki

rezystancja kanału mała

prąd drenu „duży”

– napięcie odcięcia kanału

„

zetknięcie” warstw zaporowych

kanał „przestaje istnieć”

rezystancja kanału bardzo duża (~G

)

prąd drenu zerowy

dalszy wzrost U

może doprowadzić do przebicia

złącza

JFET – charakterystyka przejściowa

JFET – charakterystyka wyjściowa

=0; zwiększamy U

przy małych napięciach U

tranzystor zachowuje sie prawie jak rezystor liniowy:

przyrosty prądu są praktycznie proporcjonalne do przyrostów napieć.

wzrost U

powoduje coraz silniejsze zawężanie kanału => rośnie R kanału =>

przyrosty prądu są coraz mniejsze.

Przy U

= U

DSsat

(napięcie nasycenia) następuje „zetknięcie się” warstw

zaporowych, ale nie powoduje to zatkania kanału.

Dalszy wzrost U

powoduje „wydłużenie się” strefy „zetknięcia” i proporcjonalny

wzrost rezystancji kanału => prąd praktycznie się nie zmienia (słabo rośnie).

Dlaczego „zetknięcie się” warstw zaporowych nie powoduje I

= 0?

Załóżmy, że wzrost U

spowoduje zmniejszenie wartości prądu I

maleje spadek

napięcia na rezystancji kanału:

zmniejsza się szerokość warstw zaporowych

rośnie przekrój kanału

maleje rezystancja kanału

rośnie prąd I

WYNIK PRZECZY ZAŁOŻENIU

Opis zjawisk fizycznych dość skomplikowany

(

Wiesław Marciniak „Przyrządy

półprzewodnikowe i układy scalone”)

JFET – charakterystyka wyjściowa

Trazystory polowe z izolowaną bramką

Tranzystory MISFET (MOSFET) są zasadniczo elementami czterozaciskowymi

(czwartą końcówką jest wyprowadzeniem podłoża).

Bardzo często w tranzystorach dyskretnych podłoże połączone jest ze

źródłem.

Mechanizm działania wszystkich

tranzystorów MIS jest podobny

i opiera się przede wszystkim na

powstawaniu warstwy inwersyjnej

przy powierzchni półprzewodnika

pod warstwa dielektryka.

Warstwa inwersyjna pełni rolę

kanału w tranzystorach z kanałem

indukowanym lub funkcję warstwy

zmniejszającej przekrój kanału w

tranzystorach z kanałem

wbudowanym.

Tranzystory NMOS i PMOS

•

Włączany ujemnymi napięciami
bramki i drenu

•

Prąd wywołany jest dryftem
dodatnich (positive) dziur

•

Włączany dodatnimi napięciami
bramki i drenu

•

Prąd wywołany jest dryftem ujemnych
(negative) elektronów

Krzem p

n kanałowy

- -

-V

Krzem n

-V

p kanałowy

+ + +

Kanał indukowany typu N

Dodatni potencjał na bramce powoduje

indukowanie się ładunków ujemnych

(elektronów) w cienkiej warstwie

półprzewodnika pod dielektrykiem:

zwiększa sie koncentracja elektronów w

obszarze półprzewodnika typu p pod

dielektrykiem

w pasmowym modelu energetycznym jest

to równoznaczne z wygięciem pasm „do

dołu”

przy „silnym” wygięciu pasm w pewnym

obszarze półprzewodnika typu p poziom

Fermiego jest bliżej pasma przewodnictwa

niż pasma walencyjnego

inwersja typu przewodnictwa

warstwa inwersyjna typu n

kanał indukowany typu n

Tranzystory JFET mogą być tylko zubożane.

podłoże p-Si

obszar zubożony

y=0

y=L

= V

= 0

< U

małe

MOSFET – zasada działania

podłoże p-Si

y=0

y=L

= V

= 0

> U

małe

warstwa inwersyjna

(kanał tranzystora)

obszar zubożony

MOSFET – zasada działania

( )

I dy

dU y

I dR

W Q y

⋅

= −

(y) – ładunek elektronów w warstwie

inwersyjnej (na jednostkę powierzchni)

– prąd płynący między źródłem a drenem

* – ruchliwość efektywna w kanale

– szerokość kanału

Spadek napięcia na odcinku kanału o długości dy:

[

]

NAPIĘCIE DREN-ŹRÓDŁO [mV]

100

150

100

200

400

600

200

500

300

= 3 V

= 2.5 V

= 2 V

= 1 V

Charakterystyki wyjściowe -

zakres liniowy

podłoże p-Si

y=0

y=L

= V

= 0

> U

< U

- U

MOSFET – zasada działania

= V

= 0

> U

= U

- U

= U

DSsat

podłoże p-Si

y=0

y=L

MOSFET – zasada działania

= V

= 0

> U

- U

= U

DSsat

podłoże p-Si

y=0

y=L

∆

MOSFET – zasada działania

[

]

NAPIĘCIE DREN-ŹRÓDŁO [V]

0.0

1.0

2.0

3.0

0.0

1.0

2.0

3.0

4.0

ZAKRES NIENASYCENIA

ZAKRES NASYCENIA

Charakterystyki wyjściowe

Charakterystyka przejściowa

RĄ

[

]

NAPIĘCIE BRAMKA-ŹRÓDŁO [V]

0.0

1.0

2.0

3.0

0.0

1.0

2.0

3.0

4.0

= 3.0 V

= 1.0 V

= 0.5 V

Napięcie progowe

= 0.71 V

NAPIĘCIE BRAMKA-ŹRÓDŁO [V]

0.0

1.0

2.0

3.0

0.0

1.0

2.0

1.5

0.5

[(m

)

]

napięcie progowe

= 0.71 V

nachylenie

eff

Napięcie progowe U

Składowe prądu drenu

W rzeczywistym tranzystorze prąd

drenu nie staje się dokładnie równy

zeru, gdy napięcie bramki spada

poniżej napięcia progowego. Prąd

ten jest zawsze sumą prądu

unoszenia i prądu dyfuzji.

Modele zastępcze tranzystora MOS

Wybór modelu wynika z jego konkretnego zastosowania i jest

zazwyczaj kompromisem pomiędzy

dokładnością

złożonością

modelu.

Najdokładniejsze modele to

modele numeryczne

wymagające

rozwiązania równań transportu w półprzewodniku (MINIMOS,

ATLAS, APSYS, AVANT!...)

Inna klasa modeli przeznaczona

jest do symulacji działania

układów scalonych – zazwyczaj

mają one

charakter analityczny

Najpopularniejsze modele tego

typu zaimplementowano w

programie SPICE

Podział modeli

ze względu na rodzaj modelowanych charakterystyk:

•

modele DC: opisują charakterystyki elementu dla prądu

stałego,

•

modele małosygnałowe: opisują właściwości elementu dla

sygnałów zmiennych o małej amplitudzie,

•

modele zjawisk reaktancyjnych: pojemności (i ewentualnie

indukcyjności) występujących w elemencie,

•

modele specjalne: opisują inne właściwości elementu istotne

tylko w niektórych zastosowaniach, jak np. modele szumowe.

Tranzystor długokanałowy (analiza jednowymiarowa,

zaniedbano efekty krawędziowe).

Jednorodne domieszkowanie podłoża.

Brak efektów silnego domieszkowania.

Pomijalne rezystancje szeregowe źródła i drenu.

Ruchliwość niezależna od przyłożonych napięć.

Pomijalna składowa dyfuzyjna prądu.

Potencjał powierzchniowy w stanie silnej inwersji wynosi

Ładunek obszaru zubożonego niezależny od położenia w

kanale.

Założenia modelu

Tranzystor MOS

W C

Wprowadzając współczynnik materiałowo-konstrukcyjny:

Oraz pamiętając, że napięcie progowe wyraża się wzorem:

−

Tranzystor MOS

otrzymujemy ostatecznie:

(

)





= ⋅

−

⋅

−









(formuła słuszna w zakresie nienasycenia)

Tranzystor MOS

( )

0 lub

DSsat

DS U

Q L

w zakresie nasycenia:

DSsat

−

(

)

Dsat

= ⋅

−

stąd:

oraz

Mówi

c o

najprostszym

modelu ma

osygna

owym tranzystora

MOS mamy na my

li dwie wielko

ci:

transkonduktancj

konduktancj

wyj

ciow

Tranzystor MOS

oraz ich zale

ci od punktu pracy tranzystora, tj. warto

adowych sta

ych napi

ęć

i pr

dów.

Przedstaw

iony model, mimo wielu założeń upraszczających,

dobrze ilustruje zasadę działania tranzystora MOS. Jest on

podstawą najprostszego modelu tego tranzystora (poziom 1)

w programie

SPICE

(

( S

imulation

imulation P

rogram with

rogram with I

ntegrated

ircuit

ircuit E

mphasis )

Przedstawiony model jest uzupełniony tam o zależność

napięcia progowego od napięcia polaryzacji źródło-podłoże

) oraz uwzględnia wzrost prądu drenu w zakresie

nasycenia.

Tranzystor MOS

Efektywna długość kanału

eff

= − ∆

(

)

DSsat

∆ ≈

⋅

−

Skrócenie kanału:

gdzie:

kanał

bramka

kanał

−

≈

Stała czasowa niezbędna dla utworzenia

(przeładowania) warstwy inwersyjnej (kanału)

tranzystora wynosi:

kanał

≅

bramka kanał

W L C

−

≅

⋅ ⋅

transkonduktancja

Graniczna częstotliwość pracy

−

≈

⋅

GRANICZNA CZĘSTOTLIWOŚĆ PRACY (

=1/

Stała czasowa niezbędna dla utworzenia

(przeładowania) warstwy inwersyjnej (kanału)

tranzystora wynosi:

(

)

≈

−

Graniczna częstotliwość pracy

Stała czasowa tworzenia warstwy inwersyjnej jest równa

czasowi przelotu nośników przez kanał tranzystora.

Schemat zastępczy

Wielkosygnałowy schemat zastępczy

tranzystora MOS z uwzględnieniem

schematów zastępczych obszarów

źródła i drenu.

Prąd drenu opisany jest modelem DC

tranzystora.

Rzeczywiste parametry tranzystorów

Warto

ci parametrów modelu najcz

ęś

ciej okre

lane s

wiadczalnie. Otrzymuje si

je poprzez „dopasowanie“

charakterystyk generowanych przez model do rzeczywistych

charakterystyk elementu.

cs-05/1/(0.0;18.4)/e22_50x3; VBS=0 V; VGS=0,1,2,3,4,5 V

0.0E+0

1.0E-3

2.0E-3

3.0E-3

4.0E-3

5.0E-3

6.0E-3

VDS [V]

[

]

LEV=1

LEV=2,VMAX>0

LEV=3,VMAX>0

Model a rzeczywistość

Charakterystyki wyjściowe tranzystora NMOS

wytworzony w ITE

o wymiarach kanału W/L = 50/3

podłoże p-Si

źródło

dren

tlenek polowy

kontakt do źródła

bramka

kontakt do drenu

(L, W, t

, x

)

, U

)

(UI)

(CU

)

S = 0.2

podłoże p-Si

źródło

dren

L a t a

1 9 6 0

1 9 7 0

1 9 8 0

1 9 9 0

2 0 0 0

1 0 0

1 0

0 . 1

1 0 n m

1 n m

0 . 1 n m

1 0 0

1 0

0 . 1

1 0 n m

1 n m

0 . 1 n m

2 0 1 0

2 0 2 0

2 0 3 0

2 0 4 0

2 0 5 0

R o z m i a r y a t o m o w e ( ? ! )

≈

7 - 8 e x p [ - 0 . 1 3 ( R o k - 1 9 7 1 ) ] [

m ]

F ( 2 0 0 1 )

∼

0 . 1 3

0 . 1 3

m ( 2 0 0 1 )

S h o c k l e y i i n . ( 1 9 4 7 - 4 8 )

K i l b y , N o y c e ( 1 9 5 8 )

A l f i e r o w , K r o e m e r ( 1 9 6 3 )

E s a k i , J o s e p h s o n , . . ( 1 9 5 8 - 7 3 )

M i k r o e l e k t r o n i k a

N a s

z e n

a d z ie

j e

P r z e w i d y w a n i a
I T R S

H is to

r ia u

k ła d

ó w s

c a lo

n y c

N a n o e l e k t r o n i k a , P r z y r z ą d y K w a n t o w e

O b s z a r p r z e j ś c i o w y : C M O S ,
N a n o e l e k t r o n i k a

( I n t e r n a t i o n a l T e c h n o l o g y R o a d m a p

f o r S e m i c o n d u c t o r s )

BIPOLARNEGO

Napięcie nasycenia rzędu

dziesiątych części wolta

Napięcie maksymalne (UCEmax)

nawet do 2kV

Duża wartość transkonduktancji

Odporność na zakłócenia polem

POLOWEGO

Bardzo duża impedancja wejściowa

Małe szumy

Mały pobór mocy (różnica kilku rzędów

w stosunku do bipolarnych)

Sterowanie napięciem (mała moc

wejściowa)

Łatwość stosowania w technologiach

układów scalonych

Zalety tranzystora

Oxide etching (Patterning)

Ion implantation (Doping)

Oxidation (Layering)

SiO

Insulated Oxide

n type

Tranzystor NMOS - technologia

Al evaporation

Oxide etching (Patterning)

Metal deposition (Layering)

Metal etching (Patterning)

Contact windows

Si Substrate (p)

Tranzystor NMOS - technologia

2. Active area mask - define the regions in which MOS devices will be created

LOCOS process to isolate NMOS and PMOS transistors

lateral penetration of bird’s beak region ~ oxide thickness

channel stop p

implants (boron)

Grow gate oxide (dry oxidation) - only in the open area of active region

n-well

SiO

Si (p)

Gate oxide

Inwerter CMOS - technologia

4. n-Select mask - define the n

source/drain regions of NMOS transistors

Define an ohmic contact to the n-well

Implant n-type impurity atoms (arsenic)

Polisilicon layer protects transistor channel regions from the arsenic dopant

n-well

SiO

Si (p)

n-well ohmic contact

Inwerter CMOS - technologia

5. Complement of the n-select mask - define the p

source/drain regions of PMOS transistors

Define the ohmic contacts to the substrate

Implant p-type impurity atoms (boron)

Polisilicon layer protects transistor channel regions from the boron dopant

n-well

SiO

Si (p)

substrate ohmic contact

Inwerter CMOS - technologia

5. Complement of the n-select mask - define the p

source/drain regions of PMOS transistors

Define the ohmic contacts to the substrate

Implant p-type impurity atoms (boron)

Polisilicon layer protects transistor channel regions from the boron dopant

n-well

SiO

Si (p)

substrate ohmic contact

Inwerter CMOS - technologia

6. Contact mask - define the contact cuts in the insulating layer

•

Contacts to polysilicon must be made outside the gate region (avoid metal spikes through the poly

and the thin gate oxide)

SiO

n-well

SiO

Si (p)

Contact window

Inwerter CMOS - technologia

7. Metallization mask - define the interconnection pattern

Aluminum is deposited over the entire wafer (evaporation) and selectively etched

The step coverage in this process is most critical (nonplanarity of the wafer surface)

SiO

n-well

SiO

Metal

Si (p)

The final step: the entire surface is passivated (overglass layer)

Protect the surface from contaminants and scratches

Than opening are etched to the bond pads to allow for wire bonding

GND

Out

Poly

SiO

n-well

SiO

Metal

Gate oxide

N-channel transistor

P-channel transistor

Si (p)

GND

Out

Inwerter CMOS - technologia

Document Outline