Układy sekwencyjne
M@rek Pudełko
Urządzenia Techniki
Komputerowej
Układy sekwencyjne
M@rek Pudełko
Urządzenia Techniki
Komputerowej
Podział układów logicznych
2
Układy Logiczne
Układy
kombinacyjne
Stan wyjściowy zależy
tylko i wyłącznie od
stanów wejściowych
Układy
sekwencyjne
Stan wyjściowy zależy
zarówno od stanów
wejściowych jak i
poprzednich stanów
wyjściowych
Układy sekwencyjne
• Układy sekwencyjne to układy, których
stan wyjściowy zależy zarówno od
bieżących stanów wejściowych jak i
poprzednich stanów wyjściowych.
• Układy sekwencyjne to układy
kombinacyjne z elementami
pamięciowymi.
3
Podział układów
sekwencyjnych
4
4
Układy
sekwencyjne
Układy
asynchroniczne
układ dla którego w
dowolnym momencie stan
wejść oddziałuje na stan
wyjść
Układy
synchroniczne
układ dla którego stan
wejść wpływa na stan
wyjścia jedynie w
określonych odcinkach
czasu
Układy asynchroniczne
• Układ asynchroniczny zmienia swój
stan wyjść bezpośrednio po zmianie
stanu wejść.
5
Praca układu
synchronicznego
• W układzie synchronicznym wejście
oddziałuje na wyjście wyłącznie w
wybranych odcinkach czasu pracy.
– Czas czynny – czas gdy istnieje możliwość
wpływu na stan układu
– Czas martwy – czas gdy stan układu pozostaje
niewrażliwy na zmiany
• Odcinki czasu czynnego i martwego
wyznaczane są przez podanie specjalnego
przebiegu zwanego przebiegiem
zegarowym (taktującym) na wejście
zegarowe (taktujące).
6
Taktowanie układu
7
Czas
martwy
Czas
martw
y
Czas
martw
y
Czas
czynny
Czas
czynny
Układ sekwencyjny
8
Wejście informacyjne
układu
Wejście
zegarowe
Wyjście układu
X
Y
Wejście
zegarowe
Wejście
Wyjście
0
Blokada układu
1
Praca układu
Przerzutniki
9
Przerzutnik
• Przerzutnik to element sekwencyjny
zapamiętujący jeden bit informacji.
• Stanowi najprostszy element pamięciowy.
• Przerzutnik ma co najmniej dwa wejścia i
z reguły dwa wyjścia.
10
Wejścia przerzutnika
• Wejścia mogą być:
– Informacyjne,
– Programujące,
– Zegarowe CK (ang. Clock), zwane inaczej
synchronizującymi albo wyzwalającymi,
• Wejścia programujące są zawsze wejściami
asynchronicznymi (niezależne od sygnału
zegarowego).
• Jeśli przerzutnik ma wejście synchronizujące jest
nazywany przerzutnikiem synchronicznym,
jeśli nie ma asynchronicznym.
• Przerzutnik synchroniczny reaguje na stan wejścia
informacyjnego tylko dla sygnału zegarowego.
11
Wejścia przerzutnika
12
Wejścia
przerzutnika
Ustawiające
S (Set) lub P (Preset)
Wprowadza nową wartość
sygnału do układu
Zerujące
R (Reset) lub C(Clear)
Kasuje aktualny stan na
wyjściu
Opis działania przerzutnika
• Działanie przerzutników najczęściej opisuje
się za pomocą tablicy stanów. Zawiera
ona stany na wejściach informacyjnych
układu oraz odpowiadające im stany na
wyjściu(ach) układu.
• Wyjścia przerzutników oznaczane są
zazwyczaj symbolami Q i ~Q .
– W tablicy stanów zazwyczaj prezentuje się
stan wyjścia Q pomijając wyjście ~Q ,które
jest jego negacją.
13
Schemat przerzutnika
14
Wejście
informacyjne
(zerujące)
Wejście
zegarowe
Wyjście układu
R
Q
Wejście
programujące
(ustawiające)
S
CLK
Zanegowane
wyjście układu
Q
Rodzaje przerzutników
15
Przerzutniki
Asynchroniczne
Synchroniczne
Przerzutnik RS
asynchroniczn
y
Przerzutnik RS
synchroniczny
Przerzutnik D
Przerzutnik T
Przerzutnik JK
Przerzutnik JK -
MS
Asynchroniczny przerzutnik
RS
16
R
S
Q
n-1
Q
n
Q
n
0
0
0
0
1
0
0
1
1
0
0
1
X
0
1
1
0
X
1
0
1
1
X
Q
n
=Q
n
Q
n-1
stan poprzedni
Q
n
stan aktualny
Q
n
stan zanegowany
X
stan dowolny
N
stan
niedozwolony
Asynchroniczny przerzutnik
RS
• Składa się z dwóch połączonych ze sobą bramek NAND
lub NOR. Ma dwa wejścia informacyjne/programujące R i
S oraz dwa wyjścia Q i Q’ . Wyjścia Q i Q’ mają
przeciwne wartości.
• Jeżeli na wejściach mamy 2 zera – układ działa jak
pamięć – zachowuje poprzedni stan.
• Gdy wejścia są różnowartościowe, na wyjściu Q mamy
stan z S, a na stan Q’ z R.
• Gdy na wejściu są dwie jedynki, przerzutnik wchodzi w
stan niedozwolony – na Q i Q’ mamy te same wartości.
17
R
S
Q
n
0
0
Q
n-1
0
1
0
1
0
1
1
1
N
Synchroniczny przerzutnik
RS
18
clk
Q
n-1
RS
0 0
0 1
1 0
1 1
0
0
N
0
1
0
0
1
N
0
1
1
1
0
0
0
0
0
1
1
1
1
1
1
Q
n-1
stan poprzedni
Q
n
stan aktualny
X
stan dowolny
N
stan niedozwolony
Podkreślono stany stabilne tzn.
takie dla których Q
n
= Q
n-1
Synchroniczny przerzutnik
RS
• Składa się z dwóch połączonych ze sobą bramek NAND
lub NOR, które realizują funkcję pamięci. Ma również
dwie dodatkowe bramki przygotowawcze na wejściu
układu.
• Jeżeli wejście zegarowe jest niewłączone, układ pracuje
jak asynchroniczny przerzutnik RS.
• Jeżeli wejście zegarowe jest włączone, przerzutnik
zapamiętuje stan poprzedni.
• Gdy na wejściu są dwa zera, przerzutnik wchodzi w stan
niedozwolony – na Q i Q’ mamy te same wartości.
19
clk
R S
0 0
0 1
1 0
1 1
0
N
0
1
Q
n-1
1
Q
n-1
Q
n-1
Q
n-1
Q
n-1
Przerzutnik D
20
clk
D
Q
n+1
0
0
Q
n
0
1
Q
n
1
0
0
1
1
1
Q
n+1
stan w następnym
kroku
Q
n
stan aktualny
X
stan dowolny
• Przerzutnik D jest nazywany zatrzaskiem (latch).
• Jeżeli wejście zegarowe jest niewłączone,
aktualny stan układu zostaje przesłany na
wyjście w następnym takcie zegarowym.
• Przerzutnik D działa więc jak pamięć (lub linia
opóźniająca).
• Jeżeli wejście zegarowe jest włączone,
przerzutnik zapamiętuje stan poprzedni.
• Przerzutnik D nie ma stanu zabronionego –
osiągnięto taką sytuację łącząc jedno z wejść
bramką NOT.
21
Przerzutnik D
Przerzutnik JK
22
J
K
Q
n+1
0
0
Q
n
0
1
0
1
0
1
1
1
Q
n
Q
n+1
stan w następnym
kroku
Q
n
stan aktualny
Przerzutnik JK
• Przerzutnik JK ma dwa wejścia.
• W przeciwieństwie do RS nie ma stanu
zabronionego. Osiągnięto to poprzez
dodatkowe połączenie wyjścia z wejściem.
• Przy wejściach różnowartościowych w
następnym kroku mamy stan z wejścia J.
• Przy podaniu dwóch zer mamy
zapamiętanie sygnału.
• Przy podaniu dwóch jedynek wyjście
zmienia stan na przeciwny (negacja).
23
Przerzutnik T
24
Clk
T
Q
n+1
0
0
Q
n
1
0
Q
n
0
1
1
1
1
0
Q
n+1
stan w następnym
kroku
Q
n
stan aktualny
Przerzutnik T
• Przerzutnik T ma jedno wejście.
• Po podaniu zera na wejście T przerzutnik
zapamiętuje poprzedni stan.
• Po podaniu jedynki na wejście T przerzutnik
zmienia stan na przeciwny dla każdego
cyklu sygnału zegarowego.
25
T
Q
n+1
0
Q
n
1
Q
n
Rejestry
26
Rejestr
• Rejestr to układ cyfrowy do krótko
terminowego przechowywania
niewielkich ilości danych lub do zmiany
ich postaci z równoległej na szeregową
albo odwrotnie.
27
Podział rejestrów
28
Wejście równoległe
(Parallel
In)
Wejście szeregowe
(Serial
In)
Wyjście równoległe
(Parallel
Out)
Wyjście szeregowe
(Serial
Out)
PIPO
SIPO
SISO
PISO
Wejście równoległe
•Wejściem równoległym nazywamy
wejście umożliwiające wprowadzenie do
układu cyfrowego wszystkich bitów
słowa w jednym takcie zegarowym.
•Ilość zacisków wejściowych musi być
równa ilości bitów wprowadzanych w
słowie.
•Jeżeli wprowadzamy, wyprowadzamy lub
przesyłamy wszystkie bity słowa w
jednym takcie zegarowym, to taką
informację nazywamy równoległą.
29
Rejestr równoległy
30
Wejście szeregowe
• Wejściem szeregowym nazywamy
wejście umożliwiające wprowadzanie
do układu bit po bicie.
• Ilość potrzebnych taktów zegara jest
równa ilości bitów słowa.
• Jeżeli wprowadzamy, wyprowadzamy
lub przesyłamy bit po bicie na jeden
takt zegarowym to taką informację
nazywamy szeregową.
31
Rejestr szeregowy
32
Liczniki
33
Liczniki
• Liczniki to rejestr umożliwiający zliczanie
impulsów.
• Praktyczna realizacja polega na
połączeniu ze sobą kaskady
przerzutników D lub JK.
• Przerzutniki mogą być dzielnikami
częstotliwości przez 2. Połączenie n takich
jednostek elementarnych daje licznik
zliczający w kodzie dwójkowym o
pojemności 2
n
.
34
Działanie licznika
•Na wejściu zliczającym licznika pojawia
się zakodowana liczba impulsów
następnie zliczona przez licznik.
•Podstawowymi parametrami licznika:
– pojemność
• Pojemność określa maksymalną ilość impulsów
którą może zliczyć licznik. Po jej przekroczeniu
licznik zaczyna zliczanie impulsów od początku
– kod w którym jest podawana ilość
zliczanych impulsów.
35
Licznik D
36