ZPT
1
…układów cyfrowych
X
P
Z
D
F
US
UO
Automat lub
mikroprogramowa
ny układ
sterujący
Synteza logiczna w projektowaniu…
Jak
zaprojektować
układ
wykonawczy?
ZPT
1
…układów cyfrowych
X
P
Z
D
F
US
UO
Automat lub
mikroprogramowa
ny układ
sterujący
Synteza logiczna w projektowaniu…
Jak
zaprojektować
układ
wykonawczy?
ZPT
Licznik
Rejestr
Mux
…polegająca na składaniu układu z bloków
funkcjonalnych
2
Synteza strukturalna…
ZPT
Przykład syntezy strukturalnej
W kodzie BCD (Binary Coded Decimal) każda
cyfra liczby zapisanej w kodzie dziesiętnym
jest przedstawiana czterobitową liczbą
binarną
Konwerter kodu binarnego na kod
BCD:
4 8 9
Np. liczba 489 zostanie zapisana jako wektor
binarny z wykorzystaniem 12 bitów (3 4
bity)
BCD
0100 1000 1001
3
ZPT
Konwerter Bin2BCD
BIN/BCD
0 liczby 99
0
0
0
1
1
0
1
1
27
BI
N
4
Tradycyjną metodę syntezy
strukturalnej
skonfrontujemy z nowoczesnymi
metodami
syntezy logicznej
27
BCD
0
0
1
0
0
1
1
1
ZPT
Zasady konfrontacji
5
Realizacja – w strukturze FPGA (Stratix)
Jakość realizacji:
a) Liczba zajętych komórek LC
b) Szybkość – maksymalna liczba słów
przetwarzanych w ciągu 1 sek.
EPF10K
ZPT
0
0
0 0 0 0 0 0
0
0
0 1 1 0 1 1
27
LDA
LDB
LB
=
0
0
0 0 0 0 0 0
LDB 5
LDB := LDB+3
NIE
TAK
LDB := LDB
8
Synteza strukturalna - metoda +3
6
Szkic metody:
ZPT
Realizacja na blokach
funkcjonalnych
7
R3
R2
R1
K
S3
S2
S1
A
B
8
4
4
4
„3”
„5”
K 5
LK
4
„8”
LOAD1
DEC
LK = 0
R4
LOAD2
8
Y = LD
US
MUX
1
0
MUX
4
A
B
4
LB
ZPT
Komputerowe projektowanie…
8
SPECYFIKACJA
FUNKCJONALNA
(HDL)
SYNTEZA
FUNKCJONALNA
OPIS RTL
TRANSLACJE
SPECYFIKACJI
SIEĆ
LOGICZNA
OPTYMALIZACJA
LOGICZNA
ODWZOROWANIE
TECHNOLOGICZN
E
uzyskaną strukturę zapisujemy w języku opisu
sprzętu i kompilujemy w systemie Quartus
54 LEs ─ 33
mln/sek
ZPT
.type fr
.i 9
.o 8
.p 100
000000000 0000
0000
000000001 0000
0001
000000010 0000
0010
000000011 0000
0011
000000100 0000
0100
000000101 0000
0101
000000110 0000
0110
000000111 0000
0111
000001000 0000
1000
000001001 0000
1001
000001010 0001
0000
000001011 0001
0001
000001100 0001
0010
000001101 0001
0011
* * *
001100001 1001
0111
001100010 1001
1000
001100011 1001
1001
.e
Konwerter Bin2BCD na poziomie
Konwerter Bin2BCD na poziomie
logicznym
logicznym
AHDL/VHDL
ZPT
Komputerowe projektowanie…
10
SPECYFIKACJA
FUNKCJONALNA
(HDL)
SYNTEZA
FUNKCJONALNA
OPIS RTL
TRANSLACJE
SPECYFIKACJI
SIEĆ
LOGICZNA
OPTYMALIZACJA
LOGICZNA
ODWZOROWANIE
TECHNOLOGICZN
E
24 LEs ─ 313
mln/sek
ZPT
Specjalizowana procedura
dekompozycji
TITLE " Decomposed project: bin2bcd ";
% Translated from DEMAIN format %
% Warsaw University of Technology %
% Institute of Telecommunications %
SUBDESIGN A
(
in_1, in_2, in_3, in_4
:INPUT;
in_5, in_6, in_7
:INPUT;
out_1, out_2, out_3, out_4 :OUTPUT;
out_5, out_6, out_7, out_8 :OUTPUT;
)
VARIABLE
g1_1, g1_2, g1_3, g3_1
:LCELL;
g2_1, g2_2
:LCELL;
BEGIN
---- Level 1 ----
TABLE
(in_1, in_2, in_3, in_4) => (g1_1);
B"1000" => B"0";
B"0011" => B"0";
.................
B"0001" => B"1";
B"1011" => B"1";
END TABLE;
TABLE
(in_6, g1_1, g2_1, g2_2) => (out_7);
B"0X10" => B"0";
.................
B"1011" => B"1";
END TABLE;
END;
# Konwerter
bin2bcd
.type fr
.i 7
.o 8
.p 100
0000000 00000000
0000001 00000001
0000010 00000010
0000011 00000011
0000100 00000100
0000101 00000101
. . . ..........
1011111 10010101
1100000 10010110
1100001 10010111
1100010 10011000
1100011 10011001
.e
Procedura
dekompozycji
13 komórek
(!!!)
11
352
mln/sek
ZPT
Porównanie realizacji BIN2BCD
Synteza strukturalna – 54 LEs ─ 33
mln/sek
Synteza logiczna:
system komercyjny Quartus – 24 LEs ─ 313
mln/sek
system specjalizowany – 13 LEs ─ 352
mln/sek
Liczba elementów logicznych ─ liczba
słów
Procesor AMD Athlon™ 64X2 Dual Core 4200+
2.2 GHz – 9,17 mln/sek
Nie zapominajmy o syntezie
logicznej
w projektowaniu układów
cyfrowych