Piotr Kawalec

Wykład VII - 1

Wykład VIII

Strukturalna zawodność

układów kombinacyjnych

Metody projektowania

układów kombinacyjnych

Technika cyfrowa

Piotr Kawalec

Wykład VII - 2

Technika cyfrowa

Oznaczenia układów kombinacyjnych

Oznaczenia

Nazwa

układu

tradycyjne

ukł. scalonych

wg. BN

Bramka AND

Bramka OR

Bramka NOT

Bramka NAND

Bramka NOR

Bramka ExOR

––––

&

&

1

1

SM2

Piotr Kawalec

Wykład VII - 3

Technika cyfrowa

Przykłady realizacji układów
kombinacyjnych na bramkach



Zrealizować funkcję przełączającą

y=x

1

x

2

x

4

+ x

2

x

4

+ x

3

x

4



bez faktoryzacji



z faktoryzacją

W realizacji bramkowej faktoryzacja może
prowadzić do wzrostu złożoności układu i
zmniejszenia szybkości jego działania

Piotr Kawalec

Wykład VII - 4

Technika cyfrowa

Strukturalna zawodność układów
kombinacyjnych



W rzeczywistych układach kombinacyjnych na

skutek istnienia opóźnień w elementach,
pomimo
poprawnego zaprojektowania układu, w czasie
przełączania układu może nie być realizowana
założona funkcja przełączająca,



Zjawisko takiego błędnego działania układu

występuje zarówno przy stykowej jak i przy
bramkowej realizacji układów

Piotr Kawalec

Wykład VII - 5

Technika cyfrowa

Mechanizm przełączania układów



realizacja zależności

x + x

x

x

x

x

y

Piotr Kawalec

Wykład VII - 6

Technika cyfrowa

Mechanizm przełączania układów



realizacja zależności

x x

x

x

x

x

y

Piotr Kawalec

Wykład VII - 7

Technika cyfrowa

Strukturalna zawodność układów
kombinacyjnych

Def.

Zjawisko występowania w czasie

przełączania
układów, krótkotrwałych sygnałów o
polaryzacji
przeciwnej do założonej, nazywane jest
zjawiskiem
hazardu



Hazard jednokrotny nazywany jest hazardem

statycznym, natomiast wielokrotne
wystąpienie
fałszywych impulsów nazywane jest hazardem
dynamicznym

Piotr Kawalec

Wykład VII - 8

Technika cyfrowa

Sposoby usuwania hazardu



Najbardziej skutecznym sposobem usunięcia

hazardu jest synchronizacja układu, tzn.
blokowanie
przekazywania sygnału z układu do
zakończenia
wszystkich procesów przejściowych



Poprzez modyfikację układu przy pomocy

tablic
Karnaugh’a



Dla uniknięcia hazardu należy w tablicy

Karnaugh’a utworzyć grupy tak, aby dla
każdych
dwóch jedynek (zer) przylegających do
siebie
zewnętrznie lub wewnętrznie istniała
wspólna
grupa

Piotr Kawalec

Wykład VII - 9

Technika cyfrowa

Przykłady usuwania hazardu



Sprawdzić czy w układzie realizującym

funkcję

y = x

1

x

2

+ x

1

x

3

może wystąpić hazard, jeśli występuje usunąć

go



Sprawdzić czy w układzie realizującym

funkcję

y = x

1

x

2

x

3

+ x

1

x

2

+ x

3

x

4

x

5

+x

4

x

5

może wystąpić hazard, jeśli występuje usunąć

go

Piotr Kawalec

Wykład VII -
10

Technika cyfrowa

Przykłady realizacji minimalnych
postaci normalnych na elementach
NAND oraz NOR



Zrealizować na elementach NOR oraz NAND

funkcję

y= x

1

+ x

2

x

3

+ x

1

x

2



Zrealizować na elementach NOR oraz NAND

funkcję

y= (x

1

+ x

2

)(x

1

+ x

3

) x

3

Piotr Kawalec

Wykład VII -
11

Technika cyfrowa

Zasady realizacji minimalnych
postaci normalnych na elementach
NAND oraz NOR



Wyznaczyć minimalne PNS i PNI funkcji

 Realizacja na elementach NAND



dla

PNS

zamienić sumy i iloczyny na

NAND-y,

zmienne wchodzące do sumy zanegować


dla

PNI

zamienić sumy i iloczyny na NAND-

y,

dodać negator na wyjściu,

zmienne

wchodzące

do sum zanegować

Piotr Kawalec

Wykład VII -
12

Technika cyfrowa

Zasady realizacji minimalnych
postaci normalnych na elementach
NAND oraz NOR

 Realizacja na elementach NOR



dla

PNI

zamienić sumy i iloczyny na NOR-y,

zmienne wchodzące do iloczynu
zanegować



dla

PNS

zamienić sumy i iloczyny na NOR-y,

dodać negator na wyjściu,

zmienne

wchodzące
do iloczynów zanegować

Piotr Kawalec

Wykład VII -
13

Technika cyfrowa

Sposoby realizacji układów
kombinacyjnych



realizacja na elementach logicznych



budowa tablicy wartości funkcji



minimalizacja funkcji



realizacja na zadanych elementach



realizacja na dekoderach i elementach

logicznych



realizacja na multiplekserach

Piotr Kawalec

Wykład VII -
14

Technika cyfrowa

Projektowanie układów
kombinacyjnych na dekoderach i
elementach logicznych



dekodery „1 z n” i elementy OR



dekodery „ 1 z n” i elementy NAND

Piotr Kawalec

Wykład VII -
15

Technika cyfrowa

Realizacja funkcji logicznych na
dekoderach
i elementach logicznych

Y =f(x1,x2,x3,x4) = (2,4,5,6,8,9,10,14)

Piotr Kawalec

Wykład VII -
16

Technika cyfrowa

Projektowanie układów
kombinacyjnych na multiplekserach



zrealizowa

ć

na multiplekserze funkc

ję

y =f(x1,x2,x3,x4) = (2,4,5,6,8,9,10,14)



realizacja na najprostszym multiplekserze

y =(2,4,5,6,8,9,10,14) =x

1

(2,4,5,6) +

x

1

(0,1,2,6)

Piotr Kawalec

Wykład VII -
17

Technika cyfrowa

Realizacja funkcji logicznych na
multiplekserach

Y =f(x1,x2,x3,x4) = (2,4,5,6,8,9,10,14)