Budowa układów PAL/GAL PAL Nieprogramowalna matryca OR ⇒ każdy term dołączony na stałe do jednej z bramek OR Struktura: dwupoziomowy układ AND - OR (SOP, Sum Of Products) Najbardziej rozpowszechniona rodzina układów PLD

Produkowana początkowo głównie w dwóch technologiach - PROM: przepalane bezpieczniki, szybkie układy bipolarne - EPROM: układy MOS obecnie coraz częściej także w technologii E2PROM (np. rodzina PALCE, EE CMOS) Podstawowa klasyfikacja układów PAL: - kombinacyjne – rejestrowe – z makrokomórkami programowalnymi · Układy PAL kombinacyjne - Termy (linie teraz poziome) są ponumerowane 0..63 (obudowa 20- wyprowadzeniowa; w układach większych 0..74, obudowa 24-wypr.). - Wejścia do matrycy programowalnej (linie pionowe): pinyWE + sprzężenia zwrotne z WY. Ich liczba = liczba WE + liczba sprzężeń zwrotnych. - Wszystkie sygnały w matrycy są dostępne komplementarnie; funkcje WY są zanegowane. - Układ PAL16L8 -10 WE / 8 WY, matryca 64x32 - 6 WY ze sprzężeniami zwrotnymi (dwa skrajne bez!)·

Układy PAL rejestrowe Układ PAL16R8 Sygnał z każdej bramki OR podawany na przerzutnik typu D Dwa sygnały WE wspólne dla wszystkich komórek WY: - Clk - /OE Po 8 termów na każdą bramkę OR Matryca programowalna 64 x 32 Sygnały dostępne w matrycy: 8 WE + 8 sprzężeń zwrotnych z przerzutników Obudowa 20-wypr. (8WE+Clk+/OE + 8WY + Vcc + GND) OE nieprogram, wyprowadzenia WY nie mogą być dwukierunkowe · Układy PAL z makrokomórkami programowalnymi

PAL22V10 Bramki OR dołączone do 10 jednakowych makrokomórek programowalnych Matryca AND 132 x 44 Sygnały w matrycy: 12 wyprowadzeń zewnętrznych + 10 sprzężeń zwrotnych Różna liczba termów dołączonych do bramek OR: 8/10/12/14/16/16/14/12/10/8 Dodatkowe dwa termy realizujące wspólne dla wszystkich makrokomórek sygnały AR i SP Obudowa 24 wyprowadzenia (12 WE + 10 WY + Vcc + GND) · Układ PAL16V8 - Poza konfiguracjami niestandardowymi może emulować dowolny układ z rodziny

16R8 lub z rodziny 10H8. - Obudowa 20 wyprowadzeń, matryca AND 64 x 32. - 8 programowalnych makrokomórek WY (MC0 ÷ MC7). - Dwa globalne punkty

programowania (SG0, SG1) i po dwa lokalne w każdej makrokomórce (SL0i, SL1i) razem 18 punktów programowania · Układy PAL / GAL – uwagi - Moduły PLD z makrokomórkami programowalnymi jako pierwsza wprowadziła firma Lattice Semiconductors i nazwała je układami GAL (Generic Array Logic). - Były to układy reprogramowalne, co odróżniło je od ówczesnych układów PAL produkowanych przez AMD. - Obecnie ta różnica zatarła się: rodzina GAL została wchłonięta przez układy PAL, które także stały się reprogramowalne (PALCE = EE CMOS). - „GAL is registered trademark of Lattice Seimiconductors Corp.” - „PAL is registered trademark of Advanced Micro Devices, Inc.” - W 1999r. firma AMD wycofała się z rynku układów PLD, sprzedając swój oddział (firma Vantis) do Lattice. Język Cupl, Układy kombinacyjne Liczniki Rejestry · Programy systemu CUPL System CUPL składa się z następujących programów: CUPL, CSIM, CBLD, PTOC CUPL - Universal Compiler for Programmable Logic - uniwersalny kompilator do programowalnych układów logicznych. Pozwala on na translację zbiorów dyskowych zapisanych w języku specyfikacji zadania na zbiory

zawierające rozkazy dla programatorów programowalnych układów logicznych.

CSIM - CUPL SIMULATOR - symulator układów logicznych zaprogramowanych kodem wytworzonym przez kompilator CUPL. CBLD - CUPL BUILD - program zarządzający bibliotekami urządzeń logicznych dlakompilatora CUPL.PTOC - PALASM To CUPL Translator - program do tłumaczenia zbiorów dyskowych

zapisanych w formacie programu PALASM na format wejściowy kompilatora CUPL. Budowa układów CPLD Rodzina XC9500 · Układy CPLD Układy koncepcyjnie podobne do SPLD, lecz bardziej złożone: -mają większe zasoby logiczne i możliwości funkcjonalne -struktura hierarchiczna oparta o makrokomórki logiczne -od 4 do 16 komórek łączy się tworząc blok logiczny -większa liczba termów przypadająca na pojedynczą makrokomórkę -możliwość pożyczki termów z sąsiednich makrokomórek -stałe czasy opóźnień · Układy CPLD firmy Xilinx -

Rodzina XC9500 Rodzinę tych układów charakteryzuje charakteryzują następujące właściwości: - duża szybkość działania (5ns opóźnienia pomiędzy pinami, fcnt do 125 MHz) - duża gęstość upakowania (od 36 do 288 makrokomórek z 800 do 6,400

użytecznymi bramkami) - układy programowalne w systemie o napięciu zasilania 5V (możliwość wykonania 10000 cykli programowania i kasowania) - układy składają się z „elastycznych” bloków funkcyjnych (odpowiadających układom GAL 36V18), 90 linii produkt terms sterujących pojedynczym lub wszystkimi 18 makrokomórkami wewnątrz bloku funkcyjnego - posiadają interfejs standardu IEEE 1149.1 (JTAG) - zapewniają programowalny tryb redukcji mocy dla każdej komórki - wyjścia układów przewodzą prąd do 24 mA - nóżki wejściowo-wyjściowe mogą być ustawione na standard 3,3V lub 5V · Sposoby zasilania układu rodziny XC9500

jedno źródło zasilania 5V lub dwa źródła zasilania 5V i 3,3V Pytania - XC9500 - ustawienie rejestru użytkownika do zdefiniowanego stanu jest możliwe: przez wejście GSR - XC9500 - z ilu komórek składa się blok funkcyjny FB? 18 - XC9500 - blok funkcyjny FB pozwala na zaprogramowanie 36 wejść i 18 wyjść - cechy rodziny XC9500: duża gęstość upakowania, posiadają interfejs standardu IEEE 1149, duża szybkość działania - układy CPLD o klasycznej architekturze to: MAX3K/7K, MAX9K

- sposoby realizacji matryc połączeniowych CPLD: karatownice, zespoły

multiplekserów

- konfiguracja CPLD i FPGA: bezpieczniki, antybzpieczniki, tranzystory i izolowana

bramka, statyczne pamięci RAM

- CPLD są podobne do: SPLD

- PLA: najbardziej uniwersalna struktura PLD, wyparta przez PLS

- oznaczenia układów PAL: PAL 16 R 6

- klasyfikacja układów PAL: kombinacyjne, rejestrowe, z makrokomórkami

programowalnymi

- jaka strukturę maja układy PAL? dwupoziomowa

- układ PLA posiada: programowalna matryce AND, programowalna matryce OR