Laboratorium Podstaw Elektroniki i Miernictwa |
|||
Bramka „Exclusive-OR” i jej zastosowania |
|||
Rok: Kierunek:
|
data wykonania ćwiczenia: |
data oddania sprawozdania: |
Wykonał: |
Cel ćwiczenia:
1. Badanie metod generowania funkcji Exclusive-OR,
2. Zastosowania bramki jako:
sumator,
układ odejmujący,
binarny komparator,
układ kontroli parzystości.
Teoria
Bramka Exclusive - OR (EOR, XOR) jest elementem logicznym porównującym 2 bity danych. W przypadku, gdy bity są tego samego rodzaju („1' lub „0” logiczne) na wyjściu bramki pojawia się „zero” logiczne, w przeciwnym przypadku na wyjściu bramki jest „1” logiczna. Bramka realizuje następującą funkcję:
Wyposażenie stanowiska:
oscyloskop dwukanałowy, sprzężenie dc
zasilacz stabilizowany +5 [V] 50 [mA]
układy scalone 7400 (dwuwejściowa bramka NAND), 7402 (dwuwejściowa bramka NOR), 7404 (bramka NOT), 7420 (czterowejściowa bramka NAND), 7486 (bramka XOR)
1. Przebieg ćwiczenia:
Każdy z zastosowanych układów cyfrowych wymaga zasilenia prądem stałym Vcc=+5 [V] - pin 14, Masa „0” zasilania - pin 7.
1.1 Realizacja funkcji XOR z wykorzystaniem bramek NOT, NAND, NOR.
połączyć układ według schematu a wyniki pomiarów zapisać w tabeli 1.1
(zmieniając wartości napięcia 5[V] - „1”logiczna; 0[V] - „0” logiczne na wejściu układu, zbadać odpowiedź układu, wyniki obserwacji zapisać w Tabeli 1.1)
Tabela 1.1
A |
B |
|
X |
0 |
0 |
|
|
0 |
+5 |
|
|
+5 |
0 |
|
|
+5 |
+5 |
|
|
Realizacja funkcji Exclusive-OR (XOR)
połączyć układ według schematu a wyniki pomiarów zapisać w tabeli 1.2
Tabela 1.2
A |
B |
X |
0 |
0 |
|
0 |
+5 |
|
+5 |
0 |
|
+5 |
+5 |
|
Realizacja półsumatora i układu odejmującego w oparciu o bramkę XOR
Półsumatorem nazywamy układ wykonujący operację dodawania na dwóch liczbach jednobitowych A i B wg poniższego algorytmu:
A |
B |
S |
C |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
Półsumator jest układem kombinacyjnym o dwóch wejściach A i B oraz dwóch wyjściach : S - sumy S = AxorB i C - przeniesienia. C = AB
połączyć układ według schematu (półsumator) a wyniki pomiarów zapisać w Tabeli 2.1
Zmieniając wartości napięcia 5[V] - „1”logiczna; 0[V] - „0” logiczne na wejściu układu, zbadać odpowiedź układu, wyniki obserwacji zapisać w Tabeli 2.1
Tabela 2.1
X |
Y |
S |
C |
0 |
0 |
|
|
0 |
+5 |
|
|
+5 |
0 |
|
|
+5 |
+5 |
|
|
Zrealizować układ realizujący funkcję odejmowania sygnałów
połączyć układ według schematu (układ odejmujący)
Zmieniając wartości napięcia 5[V] - „1”logiczna; 0[V] - „0” logiczne na wejściu układu, zbadać odpowiedź układu, wyniki obserwacji zapisać w Tabeli 2.2.
Tabela 2.2
X |
Y |
D |
Bo |
0 |
0 |
|
|
0 |
+5 |
|
|
+5 |
0 |
|
|
+5 |
+5 |
|
|
Realizacja komparatora słowa binarnego oraz układu kontroli parzystości.
połączyć układ według schematu (komparator 4-ro bitowego słowa binarnego)
Zmieniając wartości napięcia 5[V] - „1”logiczna; 0[V] - „0” logiczne na wejściu układu, zbadać odpowiedź układu, przy ustawionych wartościach na wejściach A i eksperymentalnie wyznaczyć wartości B3 B2 B1 B0, dla których na wyjściu układu napięcie <0.5[v]. Wyniki obserwacji zapisać w Tabeli 3.1.
Tabela 3.1
A3 |
A2 |
A1 |
A0 |
B3 |
B2 |
B1 |
B0 |
0 |
0 |
0 |
0 |
|
|
|
|
0 |
+5 |
+5 |
0 |
|
|
|
|
+5 |
+5 |
+5 |
0 |
|
|
|
|
0 |
0 |
0 |
+5 |
|
|
|
|
+5 |
0 |
+5 |
0 |
|
|
|
|
połączyć układ według schematu (układ kontroli parzystości)
Zmieniając wartości napięcia 5[V] - „1”logiczna; 0[V] - „0” logiczne na wejściu układu, zgodnie z wartościami zamieszczonymi w Tabeli 3.2 zbadać odpowiedź układu.
Wyniki obserwacji zapisać w Tabeli 3.2.
Tabela 3.2
B4 |
B3 |
B2 |
B1 |
B0 |
X |
0 |
0 |
0 |
0 |
0 |
|
0 |
+5 |
0 |
+5 |
0 |
|
+5 |
0 |
+5 |
0 |
+5 |
|
0 |
+5 |
+5 |
+5 |
0 |
|
+5 |
+5 |
0 |
+5 |
+5 |
|
1 |
0 |
1 |
1 |
1 |
|
0 |
1 |
0 |
0 |
0 |
|
0 |
0 |
0 |
0 |
1 |
|
Dyskusja wyników
1. W jaki sposób układ 1.1 (punkt 1.1) generuje funkcję XOR przy uwzględnieniu wartości binarnych na wejściu bramki NOR.
2. Wykazać, ze układ 1.2 (punkt 1.2) jest zamiennikiem układu 1.1 (punkt 1.1).
3. Opisać działanie układu komparatora słowa binarnego.
4. Opisać działanie układu kontroli parzystości
7402
A B
7400
7400
7404
7404
7404
7404
7402
7404
7402
7400
7404
X
A B
7404
7400
7486
s
c
Bo
D
A B
A B
7486
7400
7400
7400
A3 A2 A1 A0
B3 B2 B1 B0
B4 B3 B2 B1 B0
7486
7486
7486
7486
7486
7486
7486
7486
7404
7404
7404
7404
X
X