kaliś,teoria układów logicznych L, analiza układu synchronicznego

Ćwiczenie nr 4

Temat: Analiza układu synchronicznego.


Zadaniem przedstawianego układu jest wykrycie wystąpienie po sobie kolejno trzech stanów wysokich. W przypadku gdy nastąpi taka sekwencja – stan układu pozostaje wysoki aż do pierwszego niskiego stanu wejścia. Stan niski na wejściu resetuje cały układ, który przechodzi w stan oczekiwania następnej sekwencję trzech stanów wysokich.



Funkcje wzbudzające:



Tabela stanów – wyjść:


stan

wartość

S0

0

S1

0

S2

0

S3

1


Tablica przejść i wzbudzeń:


0

0

-

0

-

0

0

0

0

0

0

-

-

1

0

0

0

1

0

-

1

-

1

0

0

1

1

0

-

1

0

-

0

0

1

0

1

0

-

1

-

0

1

0

0

1

1

-

-

1

1

0

0

1

1

-

0

-

0

1

1

1

1

1

-

0

1

-

1

1

1

0





Funkcje wzbudzeń:




0

1

00

0

0

01

0

1

11

-

-

10

-

-


\

0

1

00

0

1

01

-

-

11

-

-

10

0

1




0

1

00

-

-

01

-

-

11

1

0

10

1

0


0

1

00

-

-

01

1

1

11

1

0

10

-

-


Do złożenia:



Układ gotowy:



Wnioski:

Prezentowany układ działa zgodnie ze schematem zaprezentowanym na pierwszej stronie. Wyzwalanie stanu wysokiego powoduje przejście ze stanu s0 przez s1 i s2 do stanu s3. Wyzwolenie w którymkolwiek momencie stanu niskiego kieruje układ do s0. W przypadku trzykrotnego zadania stanu wysokiego układ przechodzi w stan wysoki aż do napotkania stanu niskiego.


Wyszukiwarka

Podobne podstrony:
kaliś,teoria układów logicznych L, synteza układu synchronicznego
kaliś,teoria układów logicznych L, rejestr przesuwny SN74194
kaliś,teoria układów logicznych L, układy kombinatoryjne
kaliś,teoria układów logicznych L, hazard statyczny
teoria1, Laboratorium Układów Logicznych
Analiza i synteza kombinacyjnych układów logicznych, PWr W9 Energetyka stopień inż, III Semestr, Pod
teoria3, Laboratorium Układów Logicznych
Katalog skrócony układów logicznych CMOS serii 4000
laboratorium z układów logicznych komparator 3K2PVJZOBCA2ZQGNHSNH7M2IUH65NCCO5GUG55A
czesc nr 2 , Laboratorium Układów Logicznych
teoria układów cyfrowych 2
analiza ukladu napedowego ciagnika
Celem ćwiczenia jest zaprojektowanie własnego układu synchronicznego realizującego taką funkcjęx
Modelowanie układów logicznych na elementach elektronicznych
modelowanie ukladow logicznych w oparciu o elementy elektroniczne
elementy techniki cyfrowej synteza układów logicznych 4OB6OACWS4KEY2LEMCASGMXNHXCIVHYNTDKCDUQ
programowalny dzielnik częśtotliwości, Studia, Informatyka, Semestr III, Teoria Układów Cyfrowych, L
czesc nr 1 , Laboratorium Układów Logicznych
cw 1 multiplekser, Laboratorium Układów Logicznych

więcej podobnych podstron