Wydział Elektrotechniki i Informatyki
Wydział Elektrotechniki i Informatyki
Politechnika Lubelska
Politechnika Lubelska
Elektronika
Elektronika
wykład 4  TRANZYSTOR POLOWY
wykład 4  TRANZYSTOR POLOWY
Lublin, paz
dziernik 2008
Lublin, paz
dziernik 2008
Tranzystor unipolarny (polowy)
Tranzystor unipolarny (polowy)
Działanie jest oparte na transporcie TYLKO jednego
Działanie jest oparte na transporcie TYLKO jednego
rodzaju nośników (większościowych)  stad nazwa
rodzaju nośników (większościowych)  stad nazwa
unipolarne.
unipolarne.
Sterowanie odbywa siÄ™ za pomocÄ… poprzecznego pola
Sterowanie odbywa siÄ™ za pomocÄ… poprzecznego pola
elektrycznego  stÄ…d nazwa polowe.
elektrycznego  stÄ…d nazwa polowe.
W literaturze światowej mają nazwę FET (ang. Field Effect
W literaturze światowej mają nazwę FET (ang. Field Effect
Transistor).
Transistor).
Efekt polowy
Efekt polowy
Efekt polowy  zmiana konduktywności ciała stałego wskutek
oddziaływania polem elektrycznym
Podział tranzystorów polowych
Podział tranzystorów polowych
Ze względu na sposób odizolowania bramki od kanału.
Ze względu na sposób odizolowania bramki od kanału.
Tranzystory polowe
Tranzystory polowe
JFET MISFET
JFET MISFET
dielektryk
dielektryk
JFET  ang. Junction Field Effect Transistor
JFET  ang. Junction Field Effect Transistor
MISFET  ang. Metal-Insulator-Semiconductor Field Effect Transistor
MISFET  ang. Metal-Insulator-Semiconductor Field Effect Transistor
Objaśnienia skrótów
Objaśnienia skrótów
FET Field Effect Transistor
FET Field Effect Transistor
MESFET MEtal-Semiconductor FET
MESFET MEtal-Semiconductor FET
JFET Junction FET
JFET Junction FET
MOSFET Metal-Oxide-Semiconductor FET
MOSFET Metal-Oxide-Semiconductor FET
MISFET Metal-Insulator-Semiconductor FET
MISFET Metal-Insulator-Semiconductor FET
IGFET Insulated Gate FET
IGFET Insulated Gate FET
CMOS Complementary MOS
CMOS Complementary MOS
PMOS P(channel) MOS
PMOS P(channel) MOS
NMOS N(channel) MOS
NMOS N(channel) MOS
HEMT High-Electron-Mobility-Transistor
HEMT High-Electron-Mobility-Transistor
MODFET Modulation Doped FET
MODFET Modulation Doped FET
HFET Heterostructure FET
HFET Heterostructure FET
QW Quantum Well
QW Quantum Well
SQW Single Quantum Well
SQW Single Quantum Well
2DEG 2 Dimmensional Electron - Gas
2DEG 2 Dimmensional Electron - Gas
Zasada działania
Zasada działania
Działanie tych tranzystorów polega na sterowanym transporcie
Działanie tych tranzystorów polega na sterowanym transporcie
jednego rodzaju nośników, czyli albo elektronów albo dziur.
jednego rodzaju nośników, czyli albo elektronów albo dziur.
Sterowanie transportem tych nośników, odbywającym się w części
Sterowanie transportem tych nośników, odbywającym się w części
tranzystora zwanej kanałem, odbywa się za pośrednictwem zmian
tranzystora zwanej kanałem, odbywa się za pośrednictwem zmian
pola elektrycznego przyłożonego do elektrody zwanej bramką.
pola elektrycznego przyłożonego do elektrody zwanej bramką.
Bramka jest odizolowana od kanału (MISFET), a więc pomiędzy nią a
Bramka jest odizolowana od kanału (MISFET), a więc pomiędzy nią a
pozostałymi elektrodami tranzystora polowego, znajdującymi się na
pozostałymi elektrodami tranzystora polowego, znajdującymi się na
obu końcach kanału (zwanych z
ródłem oraz drenem) występuje
obu końcach kanału (zwanych z
ródłem oraz drenem) występuje
bardzo duża impedencja.
bardzo duża impedencja
bramka
bramka
z
ródło
z
ródło
ON
OFF
zlew zlew
zlew zlew
JFET
JFET
Bramka izolowana od kanału za pomocą złącza spolaryzowanego
Bramka izolowana od kanału za pomocą złącza spolaryzowanego
w kierunku zaporowym.
w kierunku zaporowym.
Prąd bramki  prąd wsteczny złącza (bardzo mały pA-nA).
Prąd bramki  prąd wsteczny złącza (bardzo mały pA-nA).
Tranzystory JFET dzielimy na:
Tranzystory JFET dzielimy na:
PNFET  ze złączem p-n
PNFET  ze złączem p-n
MESFET  ze złączem m-s
MESFET  ze złączem m-s
Warstwa zaporowa bardzo
Warstwa zaporowa bardzo
płytko wnika w obszar bramki
płytko wnika w obszar bramki
(silne domieszkowanie) oraz
(silne domieszkowanie) oraz
głęboko w obszar kanału.
głęboko w obszar kanału.
JFET  charakterystyka przejściowa
JFET  charakterystyka przejściowa
UDS=const (dodatnie, ale bliskie zeru);
UDS=const (dodatnie, ale bliskie zeru);
zwiększamy UGS
zwiększamy UGS
mała warstwa zaporowa
mała warstwa zaporowa
kanał szeroki
kanał szeroki
rezystancja kanału mała
rezystancja kanału mała
prąd drenu  duży
prąd drenu  duży
UP  napięcie odcięcia kanału
UP  napięcie odcięcia kanału
 zetknięcie warstw zaporowych
 zetknięcie warstw zaporowych
kanał  przestaje istnieć
kanał  przestaje istnieć
rezystancja kanaÅ‚u bardzo duża (~G©)
rezystancja kanaÅ‚u bardzo duża (~G©)
prÄ…d drenu zerowy
prÄ…d drenu zerowy
dalszy wzrost UGS może doprowadzić do przebicia
dalszy wzrost UGS może doprowadzić do przebicia
złącza
złącza
JFET  charakterystyka wyjściowa
JFET  charakterystyka wyjściowa
UGS=0; zwiększamy UDS
UGS=0; zwiększamy UDS
przy małych napięciach UDS tranzystor zachowuje sie prawie jak rezystor liniowy:
przy małych napięciach UDS tranzystor zachowuje sie prawie jak rezystor liniowy:
przyrosty prądu są praktycznie proporcjonalne do przyrostów napieć.
przyrosty prądu są praktycznie proporcjonalne do przyrostów napieć.
wzrost UDS powoduje coraz silniejsze zawężanie kanału => rośnie R kanału =>
wzrost UDS powoduje coraz silniejsze zawężanie kanału => rośnie R kanału =>
przyrosty prÄ…du sÄ… coraz mniejsze.
przyrosty prÄ…du sÄ… coraz mniejsze.
JFET  charakterystyka wyjściowa
JFET  charakterystyka wyjściowa
Przy UDS = UDSsat (napięcie nasycenia) następuje  zetknięcie się warstw
Przy UDS = UDSsat (napięcie nasycenia) następuje  zetknięcie się warstw
zaporowych, ale nie powoduje to zatkania kanału.
zaporowych, ale nie powoduje to zatkania kanału.
Dalszy wzrost UDS powoduje  wydłużenie się strefy  zetknięcia i proporcjonalny
Dalszy wzrost UDS powoduje  wydłużenie się strefy  zetknięcia i proporcjonalny
wzrost rezystancji kanału => prąd praktycznie się nie zmienia (słabo rośnie).
wzrost rezystancji kanału => prąd praktycznie się nie zmienia (słabo rośnie).
Dlaczego  zetknięcie się warstw zaporowych nie powoduje I D = 0?
Dlaczego  zetknięcie się warstw zaporowych nie powoduje ID = 0?
Załóżmy, że wzrost UDS spowoduje zmniejszenie wartości prądu ID maleje spadek
Załóżmy, że wzrost UDS spowoduje zmniejszenie wartości prądu ID maleje spadek
napięcia na rezystancji kanału:
napięcia na rezystancji kanału:
zmniejsza się szerokość warstw zaporowych
zmniejsza się szerokość warstw zaporowych
rośnie przekrój kanału
rośnie przekrój kanału
maleje rezystancja kanału
maleje rezystancja kanału
rośnie prąd ID
rośnie prąd ID
WYNIK PRZECZY ZAA
OŻENIU
WYNIK PRZECZY ZAA
OŻENIU
Opis zjawisk fizycznych dość skomplikowany (Wiesław Marciniak  Przyrządy
Opis zjawisk fizycznych dość skomplikowany (Wiesław Marciniak  Przyrządy
półprzewodnikowe i układy scalone )
półprzewodnikowe i układy scalone )
Trazystory polowe z izolowanÄ… bramkÄ…
Trazystory polowe z izolowanÄ… bramkÄ…
Tranzystory MISFET (MOSFET) sÄ… zasadniczo elementami czterozaciskowymi
Tranzystory MISFET (MOSFET) sÄ… zasadniczo elementami czterozaciskowymi
(czwartą końcówką jest wyprowadzeniem podłoża).
(czwartą końcówką jest wyprowadzeniem podłoża).
Bardzo często w tranzystorach dyskretnych podłoże połączone jest ze
Bardzo często w tranzystorach dyskretnych podłoże połączone jest ze
z
ródłem.
z
ródłem.
Mechanizm działania wszystkich
Mechanizm działania wszystkich
tranzystorów MIS jest podobny
tranzystorów MIS jest podobny
i opiera siÄ™ przede wszystkim na
i opiera siÄ™ przede wszystkim na
powstawaniu warstwy inwersyjnej
powstawaniu warstwy inwersyjnej
przy powierzchni półprzewodnika
przy powierzchni półprzewodnika
pod warstwa dielektryka.
pod warstwa dielektryka.
Warstwa inwersyjna pełni rolę
Warstwa inwersyjna pełni rolę
kanału w tranzystorach z kanałem
kanału w tranzystorach z kanałem
indukowanym lub funkcjÄ™ warstwy
indukowanym lub funkcjÄ™ warstwy
zmniejszającej przekrój kanału w
zmniejszającej przekrój kanału w
tranzystorach z kanałem
tranzystorach z kanałem
wbudowanym.
wbudowanym.
Tranzystory NMOS i PMOS
Tranzystory NMOS i PMOS
n kanałowy p kanałowy
-VG
+VG
-VD
+VD
- - -
- - -
+ +
+
+
+
+
+
- -
-
+
-
+
-
n n p p
-
-
-
+ +
+ +
Krzem n
Krzem p
" Włączany ujemnymi napięciami
" Włączany dodatnimi napięciami
bramki i drenu
bramki i drenu
" Prąd wywołany jest dryftem
" Prąd wywołany jest dryftem ujemnych
dodatnich (positive) dziur
(negative) elektronów
Struktura tranzystora MISFET
Struktura tranzystora MISFET
Kolejne istotne zjawisko w tranzystorach MISFET to wzbogacanie
Kolejne istotne zjawisko w tranzystorach MISFET to wzbogacanie
i zubożanie kanału w swobodne nośniki ładunku elektrycznego.
i zubożanie kanału w swobodne nośniki ładunku elektrycznego.
z kanałem wbudowanym z kanałem indukowanym
z kanałem wbudowanym z kanałem indukowanym
Kanał indukowany typu N
Kanał indukowany typu N
Dodatni potencjał na bramce powoduje
Dodatni potencjał na bramce powoduje
indukowanie się ładunków ujemnych
indukowanie się ładunków ujemnych
(elektronów) w cienkiej warstwie
(elektronów) w cienkiej warstwie
półprzewodnika pod dielektrykiem:
półprzewodnika pod dielektrykiem:
zwiększa sie koncentracja elektronów w
zwiększa sie koncentracja elektronów w
obszarze półprzewodnika typu p pod
obszarze półprzewodnika typu p pod
dielektrykiem
dielektrykiem
w pasmowym modelu energetycznym jest
w pasmowym modelu energetycznym jest
to równoznaczne z wygięciem pasm  do
to równoznaczne z wygięciem pasm  do
dołu
dołu
przy  silnym wygięciu pasm w pewnym
przy  silnym wygięciu pasm w pewnym
obszarze półprzewodnika typu p poziom
obszarze półprzewodnika typu p poziom
Fermiego jest bliżej pasma przewodnictwa
Fermiego jest bliżej pasma przewodnictwa
niż pasma walencyjnego
niż pasma walencyjnego
inwersja typu przewodnictwa
inwersja typu przewodnictwa
warstwa inwersyjna typu n
warstwa inwersyjna typu n
kanał indukowany typu n
kanał indukowany typu n
Tranzystory JFET mogą być tylko zubożane.
Tranzystory JFET mogą być tylko zubożane.
MOSFET  zasada działania
MOSFET  zasada działania
bramka (G)
dielektryk bramkowy
dren (D)
z
ródło (S)
n+ n+
obszar zubożony
L
S = source
podłoże p-Si
G = gate
D = drain
B = bulk
podłoże (B)
MOSFET  zasada działania
MOSFET  zasada działania
G
S D
VS = VB = 0
n+ n+
obszar zubożony
UGS < UT
UDS małe
L
y=0
y=L
podłoże p-Si
B
MOSFET  zasada działania
MOSFET  zasada działania
warstwa inwersyjna
(kanał tranzystora)
G
S D
n+ n+
obszar zubożony
VS = VB = 0
L
UGS > UT
y=0
y=L
UDS małe
podłoże p-Si
B
MOSFET  zasada działania
MOSFET  zasada działania
Spadek napięcia na odcinku kanału o długości dy:
ID Å" dy
dU( y) = ID Å" dR = -
*
W µnQn( y)
Qn(y)  ładunek elektronów w warstwie
inwersyjnej (na jednostkÄ™ powierzchni)
ID  prąd płynący między z
ródłem a drenem
µ *  ruchliwość efektywna w kanale
n
W  szerokość kanału
Charakterystyki wyjściowe -
Charakterystyki wyjściowe -
zakres liniowy
zakres liniowy
600
UGS = 3 V
500
400
UGS = 2.5 V
300
UGS = 2 V
200
100
UGS = 1 V
0
0 50 100 150 200
NAPI
CIE DREN-y
RÓDA
O [mV]
PR
D DRENU
[
µ
A]
MOSFET  zasada działania
MOSFET  zasada działania
G
S D
n+ n+
L
VS = VB = 0 y=0
y=L
UGS > UT
podłoże p-Si
UDS < UGS - UT
B
MOSFET  zasada działania
MOSFET  zasada działania
G
S D
n+ n+
L
y=0
y=L
podłoże p-Si
VS = VB = 0
UGS > UT
B
UDS = UGS - UT = UDSsat
MOSFET  zasada działania
MOSFET  zasada działania
G
S D
n+ n+
" L
L
y=0
y=L
podłoże p-Si
VS = VB = 0
UGS > UT
B
UDS > UGS - UT = UDSsat
Charakterystyki wyjściowe
Charakterystyki wyjściowe
4.0
3.0
ZAKRES NIENASYCENIA
2.0
ZAKRES NASYCENIA
1.0
0.0
0.0 1.0 2.0 3.0
NAPI
CIE DREN-y
RÓDA
O [V]
PR
D DRENU [mA]
t
a
s
D
I
=
D
I
Charakterystyka przejściowa
Charakterystyka przejściowa
4.0
UDS = 3.0 V
3.0
2.0
UDS = 1.0 V
Napięcie progowe
UT = 0.71 V
1.0
UDS = 0.5 V
0.0
0.0 1.0 2.0 3.0
NAPI
CIE BRAMKA-y
RÓDA
O [V]
PR
D DRENU [mA]
Napięcie progowe UT
Napięcie progowe UT
2.0
²
nachylenie =
1.5
2
1.0
napięcie progowe
UT = 0.71 V
0.5
W µeffCox
² =
L
0.0
0.0 1.0 2.0 3.0
NAPI
CIE BRAMKA-y
RÓDA
O [V]
1/2
PR
D DRENU [(mA)
]
Składowe prądu drenu
Składowe prądu drenu
W rzeczywistym tranzystorze prÄ…d
W rzeczywistym tranzystorze prÄ…d
drenu nie staje się dokładnie równy
drenu nie staje się dokładnie równy
zeru, gdy napięcie bramki spada
zeru, gdy napięcie bramki spada
poniżej napięcia progowego. Prąd
poniżej napięcia progowego. Prąd
ten jest zawsze sumÄ… prÄ…du
ten jest zawsze sumÄ… prÄ…du
unoszenia i prÄ…du dyfuzji.
unoszenia i prÄ…du dyfuzji.
Charakterystyki przejściowe
Charakterystyki przejściowe
Modele zastępcze tranzystora MOS
Modele zastępcze tranzystora MOS
Wybór modelu wynika z jego konkretnego zastosowania i jest
Wybór modelu wynika z jego konkretnego zastosowania i jest
zazwyczaj kompromisem pomiędzy dokładnością a
zazwyczaj kompromisem pomiędzy dokładnością a
złożonością modelu.
złożonością modelu.
Najdokładniejsze modele to modele numeryczne wymagające
Najdokładniejsze modele to modele numeryczne wymagające
rozwiązania równań transportu w półprzewodniku (MINIMOS,
rozwiązania równań transportu w półprzewodniku (MINIMOS,
ATLAS, APSYS, AVANT!...)
ATLAS, APSYS, AVANT!...)
Inna klasa modeli przeznaczona
Inna klasa modeli przeznaczona
jest do symulacji działania
jest do symulacji działania
układów scalonych  zazwyczaj
układów scalonych  zazwyczaj
majÄ… one charakter analityczny.
majÄ… one charakter analityczny.
Najpopularniejsze modele tego
Najpopularniejsze modele tego
typu zaimplementowano w
typu zaimplementowano w
programie SPICE
programie SPICE
Podział modeli
Podział modeli
ze względu na rodzaj modelowanych charakterystyk:
ze względu na rodzaj modelowanych charakterystyk:
" modele DC: opisujÄ… charakterystyki elementu dla prÄ…du
" modele DC: opisujÄ… charakterystyki elementu dla prÄ…du
stałego,
stałego,
" modele małosygnałowe: opisują właściwości elementu dla
" modele małosygnałowe: opisują właściwości elementu dla
sygnałów zmiennych o małej amplitudzie,
sygnałów zmiennych o małej amplitudzie,
" modele zjawisk reaktancyjnych: pojemności (i ewentualnie
" modele zjawisk reaktancyjnych: pojemności (i ewentualnie
indukcyjności) występujących w elemencie,
indukcyjności) występujących w elemencie,
" modele specjalne: opisują inne właściwości elementu istotne
" modele specjalne: opisują inne właściwości elementu istotne
tylko w niektórych zastosowaniach, jak np. modele szumowe.
tylko w niektórych zastosowaniach, jak np. modele szumowe.
Najprostszy tranzystor MOS
Najprostszy tranzystor MOS
Założenia modelu
Założenia modelu
Tranzystor długokanałowy (analiza jednowymiarowa,
Tranzystor długokanałowy (analiza jednowymiarowa,
zaniedbano efekty krawędziowe).
zaniedbano efekty krawędziowe).
Jednorodne domieszkowanie podłoża.
Jednorodne domieszkowanie podłoża.
Brak efektów silnego domieszkowania.
Brak efektów silnego domieszkowania.
Pomijalne rezystancje szeregowe z
ródła i drenu.
Pomijalne rezystancje szeregowe z
ródła i drenu.
Ruchliwość niezależna od przyłożonych napięć.
Ruchliwość niezależna od przyłożonych napięć.
Pomijalna składowa dyfuzyjna prądu.
Pomijalna składowa dyfuzyjna prądu.
Potencjał powierzchniowy w stanie silnej inwersji wynosi
Potencjał powierzchniowy w stanie silnej inwersji wynosi
2Õ .
F
2Õ F.
A
adunek obszaru zubożonego niezależny od położenia w
A
adunek obszaru zubożonego niezależny od położenia w
kanale.
kanale.
Tranzystor MOS
Tranzystor MOS
Wprowadzając współczynnik materiałowo-konstrukcyjny:
*
W µnCox
² =
L
Oraz pamiętając, że napięcie progowe wyraża się wzorem:
QB
UT = UFB - + 2ÕF
Cox
Tranzystor MOS
Tranzystor MOS
otrzymujemy ostatecznie:
2
îÅ‚ Å‚Å‚
UDS
ID = ² Å" UGS -UT Å"UDS -
( )
ïÅ‚ śł
2
ðÅ‚ ûÅ‚
(formuła słuszna w zakresie nienasycenia)
Tranzystor MOS
Tranzystor MOS
w zakresie nasycenia:
dID
Qn L = 0 lub = 0
( )
dUDS UDS =UDSsat
stÄ…d:
UDSsat = UGS -UT
oraz
²
2
IDsat = Å" UGS -UT
( )
2
Tranzystor MOS
Tranzystor MOS
Mówiąc o najprostszym modelu małosygnałowym tranzystora
Mówiąc o najprostszym modelu małosygnałowym tranzystora
MOS mamy na myśli dwie wielkości:
MOS mamy na myśli dwie wielkości:
transkonduktancję i konduktancję wyjściową,
transkonduktancję i konduktancję wyjściową,
oraz ich zależności od punktu pracy tranzystora, tj. wartości
oraz ich zależności od punktu pracy tranzystora, tj. wartości
składowych stałych napięć i prądów.
składowych stałych napięć i prądów.
Tranzystor MOS
Tranzystor MOS
Przedstawiony model, mimo wielu założeń upraszczających,
Przedstawiony model, mimo wielu założeń upraszczających,
dobrze ilustruje zasadę działania tranzystora MOS. Jest on
dobrze ilustruje zasadę działania tranzystora MOS. Jest on
podstawÄ… najprostszego modelu tego tranzystora (poziom 1)
podstawÄ… najprostszego modelu tego tranzystora (poziom 1)
w programie SPICE ( Simulation Program with Integrated
w programie SPICE ( Simulation Program with Integrated
Circuit Emphasis )
Circuit Emphasis )
Przedstawiony model jest uzupełniony tam o zależność
Przedstawiony model jest uzupełniony tam o zależność
napięcia progowego od napięcia polaryzacji z
ródło-podłoże
napięcia progowego od napięcia polaryzacji z
ródło-podłoże
(VBS) oraz uwzględnia wzrost prądu drenu w zakresie
(VBS) oraz uwzględnia wzrost prądu drenu w zakresie
nasycenia.
nasycenia.
Efektywna długość kanału
Efektywna długość kanału
Leff = L - "L
2µs
Skrócenie kanału:
Skrócenie kanału:
"L H" Å" UDS -UDSsat
( )
qNa
Graniczna częstotliwość pracy
Graniczna częstotliwość pracy
Stała czasowa niezbędna dla utworzenia
(przeładowania) warstwy inwersyjnej (kanału)
tranzystora wynosi:
Ä H" rkanaÅ‚ ×Cbramka-kanaÅ‚
gdzie:
1
transkonduktancja
rkanał E"
gm
Cbramka-kanaÅ‚ E" W Å" LÅ"Cox
Graniczna częstotliwość pracy
Graniczna częstotliwość pracy
Stała czasowa niezbędna dla utworzenia
(przeładowania) warstwy inwersyjnej (kanału)
tranzystora wynosi:
L2
Ä H"
*
µn UGS -UT
( )
Stała czasowa tworzenia warstwy inwersyjnej jest równa
Stała czasowa tworzenia warstwy inwersyjnej jest równa
czasowi przelotu nośników przez kanał tranzystora.
czasowi przelotu nośników przez kanał tranzystora.
GRANICZNA CZ
STOTLIWOŚĆ PRACY (É =1/Ä ):
1 UGS -UT
*
fT H" Å" µn
2Ä„ L2
Schemat zastępczy
Schemat zastępczy
Wielkosygnałowy schemat zastępczy
Wielkosygnałowy schemat zastępczy
tranzystora MOS z uwzględnieniem
tranzystora MOS z uwzględnieniem
schematów zastępczych obszarów
schematów zastępczych obszarów
z
ródła i drenu.
z
ródła i drenu.
PrÄ…d drenu opisany jest modelem DC
PrÄ…d drenu opisany jest modelem DC
tranzystora.
tranzystora.
Schemat zastępczy
Schemat zastępczy
Małosygnałowy schemat zastępczy tranzystora MOS
Małosygnałowy schemat zastępczy tranzystora MOS
Rzeczywiste parametry tranzystorów
Rzeczywiste parametry tranzystorów
Wartości parametrów modelu najczęściej określane są
Wartości parametrów modelu najczęściej określane są
doświadczalnie. Otrzymuje się je poprzez  dopasowanie
doświadczalnie. Otrzymuje się je poprzez  dopasowanie
charakterystyk generowanych przez model do rzeczywistych
charakterystyk generowanych przez model do rzeczywistych
charakterystyk elementu.
charakterystyk elementu.
Model a rzeczywistość
Model a rzeczywistość
LEV=
1
cs-05/1/(0.0;18.4)/e22_50x3; VBS=0 V; VGS=0,1,2,3,4,5 V
LEV= 0
2,VMAX>
LEV= 0
3,VMAX>
6.0E-3
5.0E-3
4.0E-3
3.0E-3
2.0E-3
1.0E-3
0.0E+0
0 1 2 3 4 5
VDS [V]
Charakterystyki wyjściowe tranzystora NMOS wytworzony w ITE
Charakterystyki wyjściowe tranzystora NMOS wytworzony w ITE
o wymiarach kanału W/L = 50/3źm
o wymiarach kanału W/L = 50/3źm
ID [A]
kontakt do z
ródła UG UD
US bramka kontakt do drenu
tlenek polowy
tox
n+ xj n+
z
ródło dren
L
podłoże p-Si
S = 0.2
W
UB
S
S × (L, W, tox, xj)
S × (UT, UG, UD)
n+ n+
z
ródło dren
S2 × (UI)
podłoże p-Si
S3 × (CU2)
S h o c k le y i i n . ( 1 9 4 7 - 4 8 ) F H" 7 - 8 e x p [ - 0 . 1 3 ( R o k - 1 9 7 1 ) ] [ µ m ]
1 0 0 µ m
1 0 0 µ m
F ( 2 0 0 1 ) <" 0 . 1 3 µ m
K i lb y , N o y c e ( 1 9 5 8 )
A lf i e r o w , K r o e m e r ( 1 9 6 3 )
1 0 µ m
1 0 µ m
E s a k i , J o s e p h s o n , . . ( 1 9 5 8 - 7 3 )
1 µ m
1 µ m
0 . 1 3 µ m ( 2 0 0 1 )
P r z e w i d y w a n i a
0 . 1 µ m
0 . 1 µ m
( I n t e r n a t i o n a l T e c h n o l o g y R o a d m a p
I T R S
M i k r o e l e k t r o n i k a
f o r S e m i c o n d u c t o r s )
O b s z a r p r z e j Å› c i o w y : C M O S ,
1 0 n m
1 0 n m
N a n o e l e k t r o n i k a
1 n m
1 n m
N a n o e l e k t r o n i k a , P r z y r z Ä… d y K w a n t o w e
R o z m i a r y a t o m o w e ( ? ! )
0 . 1 n m
0 . 1 n m
1 9 6 0 1 9 7 0 1 9 8 0 1 9 9 0 2 0 0 0 2 0 1 0 2 0 2 0 2 0 3 0 2 0 4 0 2 0 5 0 L a t a
W y m i a r c h a r a k t e r y s t y c z n y F
H
i
s
t
o
r
i
a
u
k
Å‚
a
d
ó
w
s
c
a
l
o
n
y
c
h
N
a
s
z
e
n
a
d
z
i
e
j
e
Zalety tranzystora
Zalety tranzystora
POLOWEGO
BIPOLARNEGO POLOWEGO
BIPOLARNEGO
Bardzo duża impedancja wejściowa
Napięcie nasycenia rzędu Bardzo duża impedancja wejściowa
Napięcie nasycenia rzędu
dziesiątych części wolta
dziesiątych części wolta
Małe szumy
Małe szumy
Napięcie maksymalne (UCEmax)
Napięcie maksymalne (UCEmax)
Mały pobór mocy (różnica kilku rzędów
Mały pobór mocy (różnica kilku rzędów
nawet do 2kV
nawet do 2kV
w stosunku do bipolarnych)
w stosunku do bipolarnych)
Duża wartość transkonduktancji
Duża wartość transkonduktancji
Sterowanie napięciem (mała moc
Sterowanie napięciem (mała moc
wejściowa)
wejściowa)
Odporność na zakłócenia polem
Odporność na zakłócenia polem
A
atwość stosowania w technologiach
A
atwość stosowania w technologiach
układów scalonych
układów scalonych
Model powinien być tak
Model powinien być tak
prosty, jak to możliwe,
prosty, jak to możliwe,
ale nie prostszy.
ale nie prostszy.
wykład przygotowany na podstawie materiałów prof. A. Jakubowskiego (PW) za zgodą autora
wykład przygotowany na podstawie materiałów prof. A. Jakubowskiego (PW) za zgodą autora
Tranzystor NMOS - technologia
Tranzystor NMOS - technologia
Si Substrate (p)
Oxidation (Layering)
SiO2 Field Oxide (Thick Oxide)
Oxide etching (Patterning)
Tranzystor NMOS - technologia
Tranzystor NMOS - technologia
Oxidation (Layering)
SiO2 Gate Oxide (Thin Oxide)
Polysilicon deposition (Layering)
Polysilicon etching (Patterning)
Tranzystor NMOS - technologia
Tranzystor NMOS - technologia
Oxide etching (Patterning)
Ion implantation (Doping)
n type
n+ n+
Oxidation (Layering)
SiO2 Insulated Oxide
n+ n+
Tranzystor NMOS - technologia
Tranzystor NMOS - technologia
Oxide etching (Patterning)
Contact windows
n+ n+
Metal deposition (Layering)
Al evaporation
n+ n+
S D Metal etching (Patterning)
G
n+ n+
Si Substrate (p)
Inwerter CMOS - technologia
Inwerter CMOS - technologia
Process starts with a moderately doped (1015 cm-3) p-type substrate (wafer)
An initial oxide layer is grown on the entire surface (barrier oxide)
SiO2
Si (p)
Inwerter CMOS - technologia
Inwerter CMOS - technologia
1. n-Well mask - defines the n-Well regions
Pattern the oxide
Implant n-type impurity atoms (phosphorus) - 1016cm-3
Drive-in the impurities (vertical but also lateral redistribution - limits the density )
SiO2
n-well
Si (p)
Inwerter CMOS - technologia
Inwerter CMOS - technologia
2. Active area mask - define the regions in which MOS devices will be created
LOCOS process to isolate NMOS and PMOS transistors
lateral penetration of bird s beak region ~ oxide thickness
channel stop p+ implants (boron)
Grow gate oxide (dry oxidation) - only in the open area of active region
Gate oxide
SiO2
p+
n-well
Si (p)
Inwerter CMOS - technologia
Inwerter CMOS - technologia
3. Polysilicon mask - define the gates of the MOS transistors
Polysilicon is deposited over the entire wafer (CVD process) and doped (typically n-type)
Pattern the polysilicon in the dry (plasma) etching process
Etch the gate oxide
Polysilicon gate
SiO2
p+
n-well
Si (p)
Inwerter CMOS - technologia
Inwerter CMOS - technologia
4. n-Select mask - define the n+ source/drain regions of NMOS transistors
Define an ohmic contact to the n-well
Implant n-type impurity atoms (arsenic)
Polisilicon layer protects transistor channel regions from the arsenic dopant
n-well ohmic contact
SiO2
n+ n+ n+
D
S
p+
n-well
Si (p)
Inwerter CMOS - technologia
Inwerter CMOS - technologia
5. Complement of the n-select mask - define the p+ source/drain regions of PMOS transistors
Define the ohmic contacts to the substrate
Implant p-type impurity atoms (boron)
Polisilicon layer protects transistor channel regions from the boron dopant
substrate ohmic contact
SiO2
p+ S n+ n+ p+ p+ S n+
D D
p+
n-well
Si (p)
Inwerter CMOS - technologia
Inwerter CMOS - technologia
5. Complement of the n-select mask - define the p+ source/drain regions of PMOS transistors
Define the ohmic contacts to the substrate
Implant p-type impurity atoms (boron)
Polisilicon layer protects transistor channel regions from the boron dopant
substrate ohmic contact
SiO2
p+ S n+ n+ p+ p+ S n+
D D
p+
n-well
Si (p)
Inwerter CMOS - technologia
Inwerter CMOS - technologia
6. Contact mask - define the contact cuts in the insulating layer
" Contacts to polysilicon must be made outside the gate region (avoid metal spikes through the poly
and the thin gate oxide)
Contact window
SiO2
SiO2
p+ S n+ n+ p+ p+ S n+
D D
p+
n-well
Si (p)
7. Metallization mask - define the interconnection pattern
Aluminum is deposited over the entire wafer (evaporation) and selectively etched
The step coverage in this process is most critical (nonplanarity of the wafer surface)
Metal
SiO2
SiO2
p+ S n+ n+ p+ p+ S n+
D D
p+
n-well
Si (p)
The final step: the entire surface is passivated (overglass layer)
Protect the surface from contaminants and scratches
Than opening are etched to the bond pads to allow for wire bonding
Inwerter CMOS - technologia
Inwerter CMOS - technologia
VDD
GND In
Out
Poly
Metal
SiO2
SiO2
p+ S n+ n+ p+ p+ S n+
D D
p+
Gate oxide
n-well
Si (p) N-channel transistor P-channel transistor
In
VDD
GND
Out
Inwerter CMOS - schemat
Inwerter CMOS - schemat
+ VDD
S
G
pMOSFET
D
Wejście Wyjście
D
nMOSFET
G
S
- VSS