8051 ‐ schemat blokowy, organizacja pamięci
1/4
SCHEMAT BLOKOWY MIKROKOMPUTERA JEDNOUKŁADOWEGO 8051
Wewnętrzna
pamięć danych
128 lub 256
bajtów
Wewnętrzna
pamięć programu
(opcja)
Jednostka
arytmetyczno-
logiczna
(bajtowa i bitowa)
Licznik rozkazów
Układ sterowania
Generator
zegarowy
Układ obsługi
zewnętrznej
pamięci programu
i młodszego bajtu
adresowego
Kanał szeregowy
Licznik 0
Licznik 1
Licznik 2 (opcja)
Układ przerwań
Port 3
Port 2
Port 1
Port 0
Układ inicjacji
i zasilania
Wewnętrzna
magistrala
X1
X2
RESET UCC
EA PSEN ALE
GND
ORGANIZACJA PAMIĘCI MIKROKOMPUTERA JEDNOUKŁADOWEGO 8051
0
7
8
15
16
23
24
31
R0
R0
R0
R0
R7
R7
R7
R7
32
47
48
127
128
255
Zestaw rejestrów 0
Zestaw rejestrów 1
Zestaw rejestrów 2
Zestaw rejestrów 3
Pamięć bitowa
0
65535
Wewnętrzna
pamięć danych
Zewnętrzna
(wewnętrzna)
pamięć danych
0
65535
Wewnętrzna i
zewnętrzna pamięć
programu
Rejestry
specjalnego
przeznaczenia
(część - bity)
8051 ‐ schemat blokowy, organizacja pamięci
2/4
ADRESOWANIE BITÓW
Adres bajtu
Adresy bitów
20H
07H 06H 05H 04H 03H 02H 01H 00H
21H
0FH 0EH 0DH 0CH 0BH 0AH 09H 08H
22H
17H 16H 15H 14H 13H 12H 11H 10H
…
… … … … … … … …
2FH
7FH 7EH 7DH 7CH 7BH 7AH 79H 78H
80H
87H 86H 85H 84H 83H 82H 81H 80H
88H
8FH 8EH 8DH 8CH 8BH 8AH 89H 88H
90H
97H 96H 95H 94H 93H 92H 91H 90H
…
… … … … … … … …
F8H
FFH FEH FDH FCH FBH FAH F9H F8H
WYBRANE REJESTRY SPECJALNEGO PRZEZNACZENIA
Dostępne bitowo
Dostępne bajtowo
Nazwa
Adres bajtowy
Nazwa
Adres bajtowy
B
F0H
SBUF
99H
ACC
E0H
TH1
8DH
PSW
D0H
TH0
8CH
T2CON
C8H
TL1
8BH
IP
B8H
TL0
8AH
P3
B0H
TMOD
89H
IE
A8H
PCON
87H
P2
A0H
DPH
83H
SCON
98H
DPL
82H
P1
90H
SP
81H
TCON
88H
P0
80H
DPTR = DPH, DPL
8051 ‐ schemat blokowy, organizacja pamięci
3/4
80C51/87C51/80C52/87C52 SPECIAL FUNCTION REGISTER
BIT ADDRESS, SYMBOL, OR ALTERNATIVE PORT FUNCTION
RESET
VALUE
SYMBOL
DESCRIPTION
DIRECT
ADDRESS
MSB
LSB
ACC*
Accumulator
E0H
E7
E6
E5
E4
E3
E2
E1
E0
00H
AUXR#
Auxiliary
8EH
–
–
–
–
–
–
–
AO
xxxxxxx0B
AUXR1#
Auxiliary 1
A2H
–
–
–
LPEP2
WUPD
0
–
DPS
xxx000x0B
B*
B register
F0H
F7
F6
F5
F4
F3
F2
F1
F0
00H
DPTR:
Data Pointer (2 bytes)
DPH
Data Pointer High
83H
00H
DPL
Data Pointer Low
82H
00H
AF
AE
AD
AC
AB
AA
A9
A8
IE*
Interrupt Enable
A8H
EA
–
ET2
ES
ET1
EX1
ET0
EX0
0x000000B
BF
BE
BD
BC
BB
BA
B9
B8
IP*
Interrupt Priority
B8H
–
–
PT2
PS
PT1
PX1
PT0
PX0
xx000000B
B7
B6
B5
B4
B3
B2
B1
B0
IPH#
Interrupt Priority High B7H
–
–
PT2H
PSH
PT1H
PX1H
PT0H
PX0H xx000000B
87
86
85
84
83
82
81
80
P0*
Port 0
80H
AD7
AD6
AD5
AD4
AD3
AD2
AD1
AD0
FFH
97
96
95
94
93
92
91
90
P1*
Port 1
90H
–
–
–
–
–
–
T2EX
T2
FFH
A7
A6
A5
A4
A3
A2
A1
A0
P2*
Port 2
A0H
AD15
AD14
AD13
AD12
AD11
AD10
AD9
AD8
FFH
B7
B6
B5
B4
B3
B2
B1
B0
P3*
Port 3
B0H
RD
WR
T1
T0
INT1
INT0
TxD
RxD
FFH
PCON#1
Power Control
87H
SMOD
1
SMOD0
–
POF
GF1
GF0
PD
IDL
00xx0000B
D7
D6
D5
D4
D3
D2
D1
D0
PSW*
Program Status Word D0H
C
AC
F0
RS1
RS0
V
–
P
000000x0B
RACAP2H
#
Timer 2 Capture High
CBH
00H
RACAP2L# Timer 2 Capture Low
CAH
00H
SADDR#
Slave Address
A9H
00H
SADEN#
Slave Address Mask
B9H
00H
SBUF
Serial Data Buffer
99H
xxxxxxxxB
9F
9E
9D
9C
9B
9A
99
98
SCON*
Serial Control
98H
SM0/F
E
SM1
SM2
REN
TB8
RB8
TI
RI
00H
SP
Stack Pointer
81H
07H
8F
8E
8D
8C
8B
8A
89
88
TCON*
Timer Control
88H
TF1
TR1
TF0
TR0
IE1
IT1
IE0
IT0
00H
CF
CE
CD
CC
CB
CA
C9
C8
T2CON*
Timer 2 Control
C8H
TF2
EXF2
RCLK
TCLK
EXEN2
TR2
C/T2
CP/RL2 00H
T2MOD#
Timer 2 Mode Control C9H
–
–
–
–
–
–
T2OE
DCEN xxxxxx00B
TH0
Timer High 0
8CH
00H
TH1
Timer High 1
8DH
00H
TH2#
Timer High 2
CDH
00H
TL0
Timer Low 0
8AH
00H
TL1
Timer Low 1
8BH
00H
TL2#
Timer Low 2
CCH
00H
TMOD
Timer Mode
89H
GATE
C/T
M1
M0
GATE
C/T
M1
M0
00H
NOTES
1 Reset value depends on reset source.
2 LPEP – Low Power EPROM operation (OTP/EPROM only)
* SFRs are bit addressable.
# SFRs are modified from or added to the 80C51 SFRs.
‐ Reserved bits.
Unused register bits that are not defined should not be set by the user’s program. If violated, the device could function incorrectly.
8051 ‐ schemat blokowy, organizacja pamięci
4/4
SŁOWO STANU
Program Status Word, PSW, #D0H
7
6
5
4
3
2
1
0
C AC F0
RS1
RS0 V - P
C
carry
AC
auxiliary carry
F0
user flag
RS1
RS0
register select
V
overflow
P
parity
REJESTRY OGÓLNEGO PRZEZNACZENIA ADRESOWANE BAJTOWO
Rejestr Adres
R0
00H 08H 10H 18H
R1
01H 09H 11H 19H
R2
02H 0AH 12H 1AH
R3
03H 0BH 13H 1BH
R4
04H 0CH 14H 1CH
R5
05H 0DH 15H 1DH
R6
06H 0EH 16H 1EH
R7
07H 0FH 17H 1FH
0 1 2 3
Zestaw rejestrów
0 0 1 1
RS1
0 1 0 1
RS0