F1-64A

© J.Kalisz, WAT, 2008

Budowa logiczna przerzutnika

D M-S

z wejściami asynchronicznymi, aktywnymi w stanie 0

▼ Zatrzask D ▼ ▼ Zatrzask SR ▼

Złożoność: 8 bramek NAND + 3 inwertery

Jak uzyskać wyzwalanie

zboczem opadającym?

Jak uzyskać zerowanie (ustawianie)

stanem 1?

• Wejście asynchroniczne

ustawiające

: S' (

S

) -

Set

(inne oznaczenia: PR' ,

PR

-

Preset

)

• Wejście asynchroniczne

zerujące

: R' (R ) -

Reset

(inne oznaczenia: CLR' ,

CLR

-

Clear

)

SYMBOLE GRAFICZNE

Symbol klasyczny

►

◄

Symbol IEC

C1 – 1D :

notacja zależnościowa

(wejście 1D jest otwarte

TYLKO

przy C1=1

czyli przy zboczu sygnału wyzwalającego)