F2 15 Układy ECL

background image

F2-15

Układy ECL

Emitter-Coupled Logic

– Układy o sprzężeniu emiterowym

• Układy bipolarne – przestarzałe,

rzadko stosowane

(konkurencja CMOS)

Duża szybkość działania

(nawet powyżej 4 GHz)

• Możliwość

bezpośredniego sterowania linii transmisyjnych

,

dopasowanych na końcu (50 Ω)

Duża moc strat

Wysoki koszt

Ograniczony asortyment

(tylko układy SSI I MSI)

Nietypowe napięcie zasilania

(-5.2 V)

Mała amplituda logiczna

(0.8 V)

Mały margines zakłóceń

(0.15 V)

• Konieczność stosowania specjalnych

konwerterów

do

współpracy z układami

TTL

i

CMOS

Budowa klasycznych bramek OR/NOR z rodziny 10K



Przy U

EE

= -5.2 V:

U

OL typ

≈ -1.7 V

U

OH typ

≈ -0.9 V








Otwarte emitery

: trzeba na wyjściach stosować

dodatkowe

rezystory obciążające

, przyłączone do źródła napięcia U

EE

Zwieranie wyjść

umożliwia łatwą realizację zwarciowej funkcji

logicznej

DOR

(

Distributed OR

)

© J. Kalisz, WAT, 2006


Wyszukiwarka

Podobne podstrony:
F2 36 Układy CMOS 15 Wyjście trójstanowe
15 Uklady PLL i t s
F2 17 Układy CMOS 1 Inwerter
F2 19 Układy CMOS 3 Parametry
F2 35A Układy CMOS 11 Przerzutniki
F2 34 Układy CMOS 13 Bramki transmisyjne
F2 14C Układy mono i astabilne
F2 28 Układy CMOS 7 Wejścia
Wyklad 15 Układy motoryczne
F2 12 Układy TTL 1
07.11.15 Układy urbanistyczne
F2 18 Układy CMOS 2 Struktury
F2 1 Cyfrowe układy scalone
F2 31 Układy CMOS 10 Margines zakłóceń
F2 30 Układy CMOS 9 Szybkość działania
F2 29 Układy CMOS 8 Charakterystyki
F2 33 Układy CMOS 12 Bramki transmisyjne
F2 27 Układy CMOS 6 Bramki

więcej podobnych podstron