Rozdział 1.
Właściwości układów TTL
Podstawowym układem scalonym serii TTL jest bramka realizująca funkcję negacji iloczynu
logicznego dwóch wejść (NAND). W jej strukturze można wyróżnić stopień wejściowy
i wyjściowy oraz  wnętrze bramki. Struktura tego  wnętrza zależy od funkcji realizowanej przez
układ, podczas gdy stopnie wejściowy i wyjściowy są takie same w różnych układach i decydują
o ich parametrach elektrycznych.
Wejścia układów TTL
W układach TTL mamy do czynienia z dwoma typami wejść: zwykłym i Schmitta. Wejście
zwykłe stosuje się w prawie wszystkich układach. Jeżeli jednak sygnały wejściowe mogą być
zniekształcone, należy zastosować wejście Schmitta.
Wejście zwykłe
Wejście zwykłe (rysunek 1.1) może być stosowane wszędzie tam, gdzie nie zachodzi obawa, iż na-
pięcia sygnałów wejściowych mogą mieć niedozwolony poziom (UILmax < UI < UIHmin). Dodatko-
wym warunkiem stosowania tych wejść jest odpowiednio krótki czas narastania i opadania sygna-
łów, który nie powinien być dÅ‚uższy niż 1 µs. W przypadku przekroczenia tego czasu (w zakresie
napięcia wejściowego 1,3  1,4 V) na wyjściu bramki mogą pojawić się oscylacje. Czas narastania
i opadania sygnałów na wejściach zegarowych przerzutników nie powinien przekraczać 150 ns.
W stanie niskim na wejściu prąd wejściowy wypływa z układu, na skutek czego tranzystor
wejściowy znajduje się w stanie nasycenia. W stanie wysokim natomiast prąd wpływa do układu,
a tranzystor jest w stanie inwersyjnym.
L
IIH
IOH IOH
IIL
IOL IOL
wejście zwykłe wyjście przeciwsobne wyjście typu
 otwarty kolektor
Rysunek 1.1. Wejścia i wyjścia układów TTL
Wejście Schmitta
Bramki z wejściem z przerzutnikiem Schmitta stosowane są wszędzie tam, gdzie sygnały
wejściowe nie mają odpowiednio stromych zboczy oraz jeżeli istnieje obawa, że sygnał wejściowy
może być zakłócony. Dzięki charakterystycznej dla tych układów histerezie napięć wejściowych
(rysunek 1.2) chwilowy spadek napięcia wejściowego poniżej progu przełączania nie spowoduje
niepożądanego przełączenia bramki. Przykładowy przebieg napięć wejściowego i wyjściowego
bramki Schmitta ilustruje rysunek 1.2.
UO
UI
Rysunek 1.2. Charakterystyka przejściowa bramki Schmitta
Rysunek 1.3. Przebieg na wejściu i wyjściu bramki Schmitta
Układy z wejściami Schmitta stosowane mogą być jako:
" stopnie wejściowe sygnałów wolnozmiennych lub zakłóconych;
" układy kształtowania impulsów z przebiegów analogowych, np. sinusoidalnych;
" generatory fali prostokÄ…tnej;
" układy uzależnień czasowych.
Bramka Schmitta (bramka z wejściem Schmitta) ma wejścia zwykłe, a jej charakterystyczna
funkcja realizowana jest we  wnętrzu bramki.
Wyjścia układów TTL
W układach TTL spotyka się trzy rodzaje stopni wyjściowych: przeciwsobny, trójstanowy
i z otwartym kolektorem. Różnią się one między sobą znacznie bardziej niż stopnie wejściowe, co
wpływa na możliwość zastosowania ich w konkretnej aplikacji.
Wyjście przeciwsobne
Wyjście tego typu (rysunek 1.1) jest podstawowym typem stopnia wyjściowego bramek TTL.
Do poprawnej jego pracy nie jest konieczne dołączanie żadnych elementów zewnętrznych, tym
niemniej w pewnych zastosowaniach można użyć tzw. rezystorów podciągających, które pod-
wyższają poziom napięcia w stanie wysokim. Wyjść przeciwsobnych nie należy łączyć ze sobą
w celu realizacji funkcji logicznych; nie należy też ich dołączać bezpośrednio do masy lub
zasilania, gdyż może to spowodować trwałe uszkodzenie układu.
Wyjścia przeciwsobne dwóch układów mogą być połączone ze sobą wyłącznie w celu zwiększenia
ich obciążalności. Zaleca się wówczas, aby wszystkie wyjścia należały do tego samego układu
scalonego. Czas propagacji sygnału przez poszczególne bramki jest wówczas zbliżony, co wpływa
na zmniejszenie poziomu zakłóceń w układzie.
W stanie niskim na wyjściu dolny tranzystor jest nasycony i zwiera wyjście do masy (napięcie
wynosi około 0,2  0,3 V), a górny jest zatkany. Prąd wyjściowy wpływa do układu. W stanie
wysokim zatkany jest dolny tranzystor, a górny jest nasycony, zatem na wyjściu utrzymuje się
napięcie rzędu 3,3 V, a prąd wyjściowy wypływa z układu.
Wyjście z otwartym kolektorem
Konstrukcja wyjścia z otwartym kolektorem umożliwia łączenie wyjść różnych układów w celu
realizacji funkcji logicznej lub konstrukcji magistrali. Do poprawnej pracy układu wymagane jest
jednak dołączenie zewnętrznego rezystora pomiędzy wyjście układu a napięcie zasilania (rysunek
1.1). Rezystor ten musi być dobrany w zależności od liczby oraz typu wejść i wyjść dołączonych
do rozpatrywanego węzła.
W stanie niskim na wyjściu tranzystor jest nasycony i zwiera wyjście do masy. W stanie wysokim
natomiast tranzystor ten jest zatkany. W obu przypadkach prąd wyjściowy wpływa do układu,
przy czym IOL << IOH (np. dla ukÅ‚adów serii TTL IOL = 16 mA, natomiast IOH = 250 µA).
Połączenie wyjść typu  otwarty kolektor umożliwia realizację tzw. iloczynu montażowego. Jeżeli
we wszystkich wyjściach tranzystory są zatkane (nie przewodzą), to w węz
le mamy stan wysoki
( 1 logiczna). Wystarczy jednak, aby chociaż jeden z tych tranzystorów wszedł w stan nasycenia,
aby w węz
le pojawił się stan niski ( 0 logicznego).
Dobór rezystora dla wyjścia z otwartym kolektorem
Wartość rezystora R, łączącego węzeł z napięciem zasilającym, musi być tak dobrana, aby
zarówno w stanie  0 , jak i  1 , w węz
le utrzymywały się odpowiednie poziomy napięć. Jest to
względnie proste, jeżeli wszystkie bramki dołączone do węzła mają takie same parametry prądowe
i napięciowe. Najczęściej warunek ten jest spełniony. Może się jednak zdarzyć i tak, że każda
bramka będzie miała inne parametry (np. wyjście o zwiększonej obciążalności, różne serie
układów TTL, współpraca z układami CMOS).
Niezbędne obliczenia wykonuje się w dwóch etapach, obliczając największą i najmniejszą
dopuszczalną wartość opornika  odpowiednio Rmax i Rmin.
Obliczenie maksymalnej wartości opornika
Wartość Rmax obliczamy dla stanu wysokiego w węz
le (rysunek 1.4). W tym stanie napięcie
w węz
le powinno być nie mniejsze niż najniższe napięcie w stanie wysokim, dopuszczalne
dla wszystkich dołączonych układów. Zazwyczaj jest ono równe UOHmin. Jeżeli mamy kilka
różnych wartości tego napięcia, to wybieramy największą z nich, ponieważ będzie ona
dopuszczalna dla wszystkich wyjść. Czasami jednak jest to napięcie niższe niż najniższe
dopuszczalne dla zastosowanych wejść  z przypadkiem tym mamy do czynienia przy
stosowaniu wejść CMOS. Ogólnie można więc powiedzieć, że do obliczeń należy wykorzystać
najwyższe z minimalnych napięć wejściowych i wyjściowych dla stanu wysokiego. Napięcie
na oporniku jest różnicą między napięciem zasilania a pożądanym napięciem w węz
le.
stan wysoki stan niski
Rysunek 1.4. Przepływy prądów w stanie wysokim i niskim w węz
le
W stanie wysokim zarówno prądy wyjściowe, jak i wejściowe, wpływają do układów, zatem prąd
płynący przez opornik jest równy sumie prądów wejściowych i wyjściowych. Wynika z tego
następująca zależność:
VCC - max(UOHmin,UIHmin)
Rmax = .
OHmax IHmax
"I + "I
Obliczenie minimalnej wartości opornika
Wartość Rmin obliczamy dla stanu niskiego w węz
le (rysunek 1.4). W tym stanie napięcie nie
powinno przekraczać najwyższego napięcia w stanie niskim, dopuszczalnego dla wszystkich
dołączonych układów. Zazwyczaj jest ono równe UOLmax. Jeżeli mamy kilka różnych wartości tego
napięcia, to wybieramy najmniejszą z nich, ponieważ będzie ona dopuszczalna dla wszystkich
wyjść, włączając w to wejście typu CMOS. Do obliczeń należy zatem wykorzystać najniższe
z maksymalnych napięć wyjściowych dla stanu niskiego.
Do obliczenia wartości prądu płynącego przez opornik przyjmujemy najgorszy przypadek,
w którym stan niski w węz
le jest wymuszony przez tylko jedno wyjście. Jeżeli mamy wyjścia
o różnych prądach IOLmax, to do obliczeń wybieramy najmniejszy z tych prądów. Prąd wyjściowy
wpływa więc do jednego (najsłabszego) wyjścia, natomiast prądy wejściowe wypływają
z układów. Tak więc prąd płynący przez opornik jest równy różnicy wybranego prądu
wyjściowego i sumy prądów wejściowych, co daje nam następującą zależność:
VCC - min(UOLmax)
Rmin = .
min(IOLmax) - ILmax
"I
Wyznaczenie właściwej wartości opornika
Wartość R należy wybrać z zakresu (Rmin, Rmax). Wartości mniejsze należy wybrać wtedy, gdy
zależy nam na szybszej pracy układu. Z kolei większa wartość opornika jest pożądana, jeżeli układ
ma pobierać mniejszy prąd zasilania.
Dobór opornika po dołączeniu diody świecącej
Wyjścia typu  otwarty kolektor nadają się między innymi do sterowania diodami świecącymi.
Diodę taką cechuje prąd świecenia (IS) oraz napięcie świecenia (US). Dla naszych rozważań można
przyjąć średnie wartości tych parametrów: US = 1,5 V oraz IS = 10 mA. Diodę można podłączyć
na dwa sposoby (rysunek 1.5).
Rysunek 1.5. Sposoby podłączenia diody świecącej
W pierwszym sposobie dioda świeci, jeżeli wyjście bramki znajduje się w stanie wysokim
(a dokładniej  nie przewodzi). Wówczas prąd wpływający do wyjścia bramki jest znacznie
mniejszy niż prąd świecenia diody, natomiast napięcie w węz
le jest równe napięciu świecenia
diody. Do takiego węzła nie można już zatem dołączać kolejnych wejść układów TTL. Jeżeli
natomiast węzeł jest w stanie niskim, to prąd płynący przez diodę jest znacznie mniejszy od prądu
wyjściowego bramki, a napięcie w węz
le jest równe UOLmax. Można zatem podać następujące
zależności:
VCC -UOLmax
Rmin =
IOLmax
oraz
VCC -US
Rmax = .
IS
W sposobie drugim dioda świeci, jeżeli wyjście bramki jest w stanie niskim. Rozwiązanie takie
może zatem działać poprawnie, o ile IS d" IOLmax. Wówczas wartość opornika można wyznaczyć
według wzoru:
VCC - US -UOLmax
R = .
IS
Wyświetlacz 7-segmentowy
Wyświetlacz 7-segmentowy zawiera (wbrew nazwie) 8 diod świecących, z których jedna stanowi
tzw. kropkę dziesiętną, pozostałe zaś wyświetlają cyfrę. Ma on jedno wejście wspólne
dla wszystkich segmentów i 8 wejść indywidualnych dla poszczególnych segmentów. Może być
zbudowany w układzie ze wspólną katodą lub ze wspólną anodą (rysunek 1.6).
wspólna anoda wspólna katoda
Rysunek 1.6. Wyświetlacz 7-segmentowy
Jak wynika z rysunku, przez wejścia indywidualne (a  h) płynie prąd nie przekraczający prądu
świecenia diody (IS). Przez wejście wspólne natomiast może płynąć prąd nawet 8 razy większy 
zależy to od liczby włączonych segmentów wyświetlacza.
Jeżeli w układzie posługujemy się cyframi zakodowanymi dwójkowo lub w kodzie BCD (ang.
Binary Coded Decimal), konieczna jest zmiana tego kodu na kod wyświetlacza. Oczywiście
można w tym celu skonstruować własny układ kombinacyjny, np. z użyciem bramek lub pamięci
stałej. Można też użyć powszechnie dostępne układy sterowania wyświetlaczami.
Wyjście trójstanowe
Wyjście trójstanowe umożliwia łączenie wielu wyjść w celu konstrukcji magistrali. Wyjście takie,
jeżeli jest aktywne, działa tak, jak wyjście przeciwsobne; istnieje tu jednak możliwość wyłączenia
bramki odrębnym sygnałem i wówczas oba tranzystory wyjściowe są zatkane, zaś wyjście znajduje
się w stanie wysokiej impedancji. W stanie tym poziom napięcia na wyjściu zmienia się niezależnie
od stanu wejść układu, zależy natomiast od stanu innych wyjść, podłączonych do wspólnej linii.
Typowe parametry układów cyfrowych
Tabela zawiera parametry cyfrowych układów scalonych TTL oraz, dla porównania, układów
wykonanych w technologii CMOS. W tabeli przyjęto następujące oznaczenia:
" VILmax  najwyższe dopuszczalne napięcie wejściowe w stanie niskim;
" VIHmax  najniższe dopuszczalne napięcie wejściowe w stanie wysokim;
" VOLmax  najwyższe dopuszczalne napięcie wyjściowe w stanie niskim;
" VOHmax  najniższe dopuszczalne napięcie wyjściowe w stanie wysokim;
" IILmax  największy dopuszczalny prąd wejściowy w stanie niskim;
" IIHmax  największy dopuszczalny prąd wejściowy w stanie wysokim;
" IOLmax  największy dopuszczalny prąd wyjściowy w stanie niskim;
" IOHmax  największy dopuszczalny prąd wyjściowy w stanie wysokim;
" I OLmax  największy dopuszczalny prąd wyjściowy w stanie niskim dla układów
o zwiększonej obciążalności;
" I OHmax  największy dopuszczalny prąd wyjściowy w stanie wysokim dla układów
z wyjściem typu  otwarty kolektor .
Wartości prądów podano zgodnie z założeniem, że rzeczywisty kierunek przepływu prądu jest
zgodny z oznaczeniami na rysunkach ilustrujących stopnie wejściowe i wyjściowe układów TTL.
Istnieje jednak także inna konwencja. Zakłada ona, że prąd wejściowy zawsze wpływa do układu,
natomiast wyjściowy  wypływa z układu. Ponieważ rzeczywiste kierunki przepływu prądu są
niekiedy przeciwne niż w tej konwencji, wartości tych prądów są liczbami ujemnymi.
Wielkości podane w tabeli dotyczą jedynie typowych elementów. Niektóre elementy bowiem
posiadają wejścia, które pobierają dwu- lub trzykrotnie większe prądy wejściowe (np. wejścia
zegarowe przerzutników, niektóre wejścia sterujące). Inne elementy z kolei posiadają wyjścia o
kilkukrotnie większej obciążalności, szczególnie w stanie niskim na wyjściu (bufory, elementy
mocy).
Tabela 1.1. Parametry elektryczne cyfrowych układów scalonych różnych serii.
Seria VILmax VIHmin IIlmax IIHmax VOLmax VOHmin IOLmax IOHmax I OLmax I OHmax
[V] [V] [mA] [V] [V] [mA] [mA] [mA] [mA]
[µA]
TTL Std 0,8 2,0 1,6 40 0,4 2,4 16 0,8 48 0,25
ALS 0,2 20 0,35 3,2 8 0,4 24 0,1
AS 1,0 20 0,35 3,2 20 2,0 48 0,25
F 1,2 40 0,35 3,4 20 2,0 48
H 2,0 50 0,2 3.4 20 1,0
L 0,18 10 0,2 3,4 4 0,2
LS 0,36 20 0,5 2,7 8 0,4 24 0,1
S 2,0 50 0,5 2,7 20 1,0 48 0,25
CMOS AC 1,5 3,5 1 1 0,1 4,9 24,0 24,0
ACT 0,8 2,0 1 1 0,1 4,9 24,0 24,0
C 1,5 3,5 5 nA 5 nA 0,5 4,5 1,75 1,75
HC 1,0 3.5 1 1 0,1 4,4 0,02 0,02
HCT 0,8 2,0 1 1 0,26 3,98 4,0 4,0
HCU 1,0 4,0 1 1 0,1 4,4 0,02 0,02
Przykłady
Przykład 1.
Dany jest układ taki, jak przedstawiono to na rysunku 1.7. Wszystkie bramki należą do serii TTL.
Obliczyć wartość opornika R tak, aby układ działał poprawnie.
A X
B Y
C Z
D
Rysunek 1.7.
Do węzła dołączone są NO = 4 wyjścia i NI = 3 wejścia. Po podstawieniu do wzorów
otrzymujemy:
VCC - UOHmin 5 - 2,4[V] 2,6[V]
Rmax = = = = 2321&!
NO Å" IOHmax + NI Å" IIHmax 4 Å" 250 + 3 Å" 40[µA] 1120[µA]
oraz
VCC -UOLmax 5 - 0,4[V] 4,6[V]
Rmin = = = = 410&! .
IOLmax - NI Å" IILmax 16 - 3Å"1,6[mA] 11,2[mA]
Wynikowa wartość opornika R powinna wynosić między 410 a 2 321 &!.
Przykład 2.
Dany jest schemat taki, jak przedstawiono to w poprzednim przykładzie. Bramki A i D są
wykonane w serii TTL, bramka B  w TTL LS, bramka C  w TTL S. Bramki X, Y, i Z sÄ…
bramkami TTL.
Przy obliczaniu Rmin należy porównać prądy IOL bramek A, B, C i D. W pesymistycznym
przypadku cały prąd popłynie bowiem przez bramkę o najmniejszej obciążalności:
VCC -UOLmaxTTL 5 - 0,4[V] 4,6[V]
Rmin = = = = 1438&!.
IOLmaxLS - NI Å" IILmaxTTL 8 - 3Å"1,6[mA] 3,2[mA]
Do obliczeń wzięto pod uwagę napięcie UOLmax bramek TTL, ponieważ mieści się ono w zakresie
napięć pozostałych bramek.
Przy obliczaniu Rmax bierzemy z kolei pod uwagę napięcia w stanie wysokim. Serie S i LS mają
UOHmin wyższe niż seria TTL, zatem do obliczeń wykorzystać należy UOHminLS albo UOHminS 
wartości te są równe:
VCC -UOHminLS 5 - 2,7[V]
Rmax = =
2Å" IOHmaxTTL + IOHmaxS + IOHmaxLS + NI Å" IIHmaxTTL 2Å" 250 + 250 +100 + 3Å" 40[µA]
2,3[V]
Rmax = = 2371&!.
970[µA]
Wynikowa wartość opornika R powinna wynosić między 1 438 a 2 371 &!.
Przykład 3.
Dany jest układ, jak przedstawiono to na rysunku 1.8. Obliczyć wartość R oraz podać wyrażenie
określające funkcję logiczną realizowaną przez układ. Bramka A należy do serii TTL, B  do
TTL mocy (zwiększona obciążalność wyjściowa), Z  do TTL S.
Z
A
a F
b
B
c
d
Rysunek 1.8.
Uzyskujemy następujące zależności:
VCC -UOHmin 5 - 2,4[V] 2,6[V]
Rmax = = = = 4727&!,
NO Å" IOHmax + IIHmaxS 2 Å" 250 + 50[µA] 550[µA]
VCC -UOLmax 5 - 0,5[V] 4,5[V]
Rmin = = = = 321&!.
IOLmaxTTL - IILmaxS 16 - 2,0[mA] 14[mA]
Wynikowa wartość opornika R powinna wynosić między 321 a 4 727 &!. Przy obliczaniu przyjęto
założenie, że dwa wejścia TTL należące do jednej bramki obciążają wyjścia tak, jak pojedyncze
wejście.
Przy określaniu funkcji logicznej należy wziąć pod uwagę, że w węz
le realizowany jest iloczyn
logiczny, natomiast bramka Z pełni funkcję negacji. Uzyskujemy:
F = (a Å" b) Å" (c Å" d) = (a Å"b) + (c Å" d) = ab + cd.
Przykład 4.
Dany jest taki układ, jak przedstawiono to na rysunku 1.9. Obliczyć wartości oporników R1, R2
i R3. Przyjąć parametry diod LED: IS = 10 mA, US = 1,5 V. Bramki A, B i C należą do serii TTL.
Bramka X jest typu CMOS, a Y i Z  typu TTL LS.
A X
B Y
C Z
Rysunek 1.9.
Przy obliczaniu Rmax należy uwzględnić wymagania napięciowe wejścia CMOS w stanie wysokim.
W węz
le powinno być co najmniej 3,5 V. Prądy wejściowe bramki CMOS można pominąć.
VCC -UIHminCMOS 5-3,5[V] 1,5[V]
R1max= = = =1898&!.
NOÅ" IOHmaxTTL+ NI Å" IIHmaxLS 3Å"250+ 2Å"20[µA] 790[µA]
VCC -UOLmaxTTL 5 - 0,4[V] 4,6[V]
R1min = = = = 301&!.
IOLmaxTTL - NI Å" IILmaxLS 16 - 2 Å" 0,36[mA] 15,28[mA]
VCC -US 5 -1,5[V] 3,5[V]
R2max = = = = 350&!.
IS 10[mA] 10[mA]
VCC - UOLmaxLS 5 - 0,5[V] 4,5[V]
R2min = = = = 562&!.
IOLmaxLS 8[mA] 8[mA]
VCC - US -UOLmaxLS 5 -1,5 - 0,5[V] 3[V]
R3 = = = = 300&!.
IS 10[mA] 10[mA]
Wartość R1 powinna wynosić między 301 a 1 898 &!. Wartości R2 nie można dobrać, ponieważ
R2max < R2min. Również wartość R3 jest nieprawidłowa, ponieważ prąd świecenia diody przekracza
maksymalny prąd wyjściowy dopuszczalny dla bramki. Poprawne działanie układu będzie
możliwe, jeżeli bramki Y i Z będą miały większą obciążalność  wystarczą bramki serii TTL.
Wówczas uzyskujemy:
VCC -UOLmaxTTL 5 - 0,4[V] 4,6[V]
R2min = = = = 287&!,
IOLmaxTTL 16[mA] 16[mA]
natomiast wartość R3 pozostanie bez zmian, zagwarantuje ona jednak poprawną pracę układu.