F2 35A Układy CMOS 11 Przerzutniki

F2 35A Układy CMOS 11 Przerzutniki

F2-32
Układy CMOS - 11
Budowa logiczna zatrzasku
Prosty układ z użyciem multipleksera CMOS z BT
C = 0: pamiętanie
C = 1: zapis
C = 1/0: zatrzask
Przerzutnik D wyzwalany impulsem,
z dwoma zatrzaskami Z
C = 0: zapis do M (QM = D), pamiętanie w S
C = 1: pamiętanie w M, zapis do S (Q = QM)
C = 1/0: blokada zapisu do S, otwarcie M
C = 0/1: aktywne zbocze wyzwalające
blokada zapisu do M, otwarcie S
� J. Kalisz, WAT, 2005

Wyszukiwarka

Podobne podstrony:
F2 30 Układy CMOS 9 Szybkość działania
F2 35 Układy CMOS 14 Bramki transmisyjne
F2 34 Układy CMOS 13 Bramki transmisyjne
F2 33 Układy CMOS 12 Bramki transmisyjne
F2 19 Układy CMOS 3 Parametry
F2 31 Układy CMOS 10 Margines zakłóceń
F2 17 Układy CMOS 1 Inwerter
F2 28 Układy CMOS 7 Wejścia
F2 18 Układy CMOS 2 Struktury
F2 36 Układy CMOS 15 Wyjście trójstanowe
F2 29 Układy CMOS 8 Charakterystyki
F2 26 Układy CMOS 5 Bramki
F2 1 Cyfrowe układy scalone
Układy CMOS serii 4000 (spis)
F2 12 Układy TTL 1
F2 14 Układy TTL 3

więcej podobnych podstron