1 Zawartość fragmentu pamięci (Nx1 bajt) jest następująca:
Kod:
+---+------+------+------+------+
|Adr|30102f|301030|301031|301032|
+---+------+------+------+------+
|Zaw| 10 | 2f | 10 | 38 |
+---+------+------+------+------+
+---+------+------+------+------+
|Adr|301033|301034|301035|301036|
+---+------+------+------+------+
|Zaw| 30 | 10 | 39 | 22 |
+---+------+------+------+------+
+---+------+------+------+------+
|Adr|301037|301038|301039|30103a|
+---+------+------+------+------+
|Zaw| 18 | 0a | 26 | 0c |
+---+------+------+------+------+
Jaką daną odczytano z pamięci, jeżeli zastosowano adresowanie względne, wzgl. licznika rozkazów z przesunięciem 04. Stan licznika rozkazów jest: 301031
A) 10 E) 22
B) 2F F) 0A
C) 39 G) 0c
D) 38 H) 26

2. Zawartość fragmentu pamięci jest jak w zadaniu Z1. Jaką daną odczytano z pamięci, jeżeli zastosowano adresowanie pośrednie pamięciowe, z odwołaniem się do komórek 301033, 301034 i 301035?
A) 10 E) 22
B) 2F F) 0A
C) 39 G) 0c
D) 38 H) 26

3. Zawartość fragmentu pamięci jest jak w zadaniu Z1. Jaką daną odczytano z pamięci, jeżeli zastosowano adresowanie indeksowe z przesunięciem 2A. Stan rejestru indeksowego jest: 301010.
A) 10 E) 22
B) 2F F) 0A
C) 39 G) 0c
D) 38 H) 26

ZAD 4
Które ze zdań odnoszących się do adresowania bezpośredniego bezwzględnego,
jest prawdziwe?
A) Nie jest możliwe zawarcie całej intrukcji tylko w bajtach kodu rozkazu
B) Wyznaczenie adresu wynikowego w tym trybie trwa dłużej niż w pozostałych
trybach
C) Adres wynikowy zawarty jest w komórce, której adres umieszczono w rozkazie
D) Adres wynikowy umieszczany jest w rejestrze wskazanym w intrukcji

ZAD 5
Które ze zdań odnoszących się do wykonywania rozkazu przez procesor, jest
nieprawdziwe?
A) Jest możliwe pobranie kodu kolejnej instrukcji w trakcie trwania fazy
wykonania rozkazu
B) Rozkazy, z wyjątkiem wykonywanych po skoku, wykonywane są w kolejności
ich zapisania w pamięci
C) W każdym rozkazie znajduje się adres następnej instrukcji
D) Istnieją rozkazy w których znajduje się adres następnej instrukcji

6. Która kolejność umieszczenia pól sektora na dysku jest właściwa:
a - pole danych, b - synch, c - nr ścieżki/głowicy/sektora, d - CRC.
A) a,b,c,d
B) d,c,b,a,d
C) c b a d
D) b c d b a d

7 i 8:
Powiązać tryb adresowania z jego opisem:
tryby:
1) przez implikację(zad. 7);
2) natychmiastowe(zad. 8 );
odpowiedzi:


1. wyznaczanie adresu argumentu określone jest pewną proceurą
2. argument jest w rozkazie
3. argument jest w rejestrze
4. adres argumentu jest w rozkazie

9. które zdanie odnoszące się do przetwarzania potokowego jest prawdziwe:

a) zawsze składa sie z 6 etapów
b) różny czas wykonywania etapów wpływa na nieefektywność (czy jakoś tak)
c) po wykonaiu skoku warunkowego potok jest czyszczony
d) wyleiało mi z głowy ale zaznaczałem B

10. Procesor pobiera do potoku instrukcję skoku warunkowego spod adresu 100H. Tabela rozgałęzień ma postać:
Kod:

Adres instrukcji skoku | Adres docelowy | Historia
---------------------------------------------------------------------
77H | 100h | nie występuje
---------------------------------------------------------------------
83H | 100h | nie występuje
---------------------------------------------------------------------
109H | 109h | występuje

Jaka będzie odpowiedź procesora?
a) pobierze adres instrukcji skoku z tabllicy i wykona skok pod ten adres
b) pobierze adres docelowy z tablicy i wykona skok pod ten adres
c) pobierze kolejną instrukcje
d) przed wykonaniem jakiejkolwiek czynnosci wpisze adres instrukcji skoku i adres docelowy do tablicy

11. Które ze zdań odnoszących się do tablicy rozgałęzienia jest prawdziwa:
A) Jest umieszczona w PG a w procesorze jest rejestr zawierający adres jej bieżącej lokalizacji
B) Zawiera między innymi bity historii każdej umieszczone w PG instrukcji skoku
C) Jej stosowanie eliminuje przypadki błędnych przewidywań
D) Jest umieszczona w wewnętrznej "niewidzialnej" pamięci procesora

12 Konieczność równoległego przetwarzania wielu potoków może wystąpić w przetwarzaniu potokowym, w którym zastosowano:
a) bufor pętli
b) przewidywanie rozgałęzienia
c) zwielokrotnienie strumienia
d) pobieranie rozkazu docelowego z wyprzedzeniem

ZAD 13
Jeżeli prawa dostępu do segmentu pamięci są opisane w tablicy deskryptorów
umieszczonej w PG, to:
A) Procesor musi posiadać widzialne rejestry na adres początkowy sementu
i jego długość, dla każdego segmentu programu, danych i stosu
B) Procesor musi posiadać wskaźnik segmentu zawierający właściwy dla segmentu
numer wpisu w tablicy, a ponadto posiadać widzialny rejestr na adres
początkowy tej tablicy
C) Dostęp do każdej komórki segmentu zawsze wymaga odczytu z PG odpowiedniego
wpisu z tablicy deskryptorów
D) Odpowiedzi B i C są prawidłowe

14 Jaki wynikowy adres zostanie użyty jeżeli zastosowano adresowanie indeksowe z przesunięciem A2H (gdzie H bylo indeksem) ? Stan rejestru indeksowego 303011H (tu H takze jest indeksem).
a) 303011
b) 3030A2
c) 3030A3
d) żaden z powyższych

15. W komputerze zastosowano PG (pamięć główną) o pojemności 16.777.216(2^24) słów. Pojemność strony wynosi 256(2^8) słów. Fragment tablicy stron zawiera wpisy jak poniżej. Jakego adresu użyje procesor, jeżeli w programie użyto adresu AA0120n.
Strona logiczna | Strona fizyczna
---------------------------------------
0120n | 0010n
---------------------------------------
AA01n | 0020n
---------------------------------------
AB01n | 0030n
Odpowiedzi:
A) 0010AAn B) AA0120n
C) 002020n D) Zbyt mało danych do ustalenia adresu

16 Które ze zdań odnoszących się do stronicowania są prawdziwe:
A)program użytkowy może sterować stronicowaniem w celu zwiększenia efektywności wykorzystania pamięci
B)długość strony jest wielokrotnością minimalnej wielkości strony
C)w systemie wieloprocesorowym procesor nie wykorzystuje stronicowania
D)żadna z powyższych

17.Wskaznik segmentu:
18.Wskanik indeksowy:
19.Wskaznik stosu:

A) Zawartość adresu wierzcholka stosu.
B) Adres rozkazu w pamieci.
C) Poszczegolny adres bloku danych.
D) Jego bity okreslaja stan mikroprocesora.
E) Adres podstawy segmentu.

20. raid 0(wybrać właściwą odp pasującą do raid 0 albo jakoś tak nie pamietam)
A parzystosc na poziomie bitow
B kod haminga
C lustrzane kopiowanie
D bez redundancji
E parzystosc na blokach

21. Wybierz właściwy opis RAID 4:
A: Parzystość na poziomie bitów
B: Kody Hamminga
C: Lustrzane kopiowanie
D: Bez redundancji
E: Parzystość na poziomie bloków

22. W 5 dyskowej(0,1,2,3,4=parzyste) macierzy RAID poziomu 3 uszkodzone są("u") 2 bity dysku 0.Schemat bitów przedstawiony ponizej.Jakie bity zostana odczytane z dysku 0 tj A)x0(n) i x0(n+1)
schemat:
x0(n)=U x1(n)=1 x2(n)=1 x3(n)=1 x4(n)=1
x0(n+1)=U x1(n+1)=0 x2(n+1)=0 x3(n+1)=1 x4(n+1)=0

odp
A)x0(n)=0 x0(n+1)=0
B)x0(n)=0 x0(n+1)=1
A)x0(n)=1 x0(n+1)=0
B)x0(n)=1 x0(n+1)=1

23. ktore zdanie odnoszące sie do raid 5 jest prawdziwe
a)paski parzystości są bardzo krótkie
b)stosowany jest dodatkowy dysk do przechowywania bitw parzystosci
c)bity parzystości są rozproszone aby uniknąć problemu wąskiego gardła przy obliczaniu parzystośći
d)stosowany jest kod korekcyjny hamminga

24. Co to jest model instrukcji warunkowych "ze znacznikami"?
A) Wartość logiczna relacji ustawiona w wyniku wykonania instrukcji jest zapamiętywana w pamięci znaczników uogólnionych, a następnie może być wykorzystana przez instrukcję warunkową,
B) W tej samej instrukcji następuje ustawienie znaczników i warunkowe wykonanie operacji,
C) Jedną instrukcją następuje ustawienie znaczników, po czym należy użyć odpowiedniej instrukcji warunkowej,
D) Nieprawdziwe są wszystkie powyższe zdania.

25. Podaj nazwę architektury procesora złożonej z akumulatora, licznika stosu, licznika rozkazów i jeszcze jednego rejestru.
b) architektura akumulatorowa // Co swoją drogą jest poprawną odpowiedzią, a na przeciekach jest zupełnie co innego.
c)architektura z minimalną ilością rejestrów uniwersalnych.
d)architektura stosowa