Projekty AVT
2941
2941
Kombajn sygnałowy DDS
Kombajn sygnałowy DDS
Prezentowany układ jest rozwinięciem wcześ- nie pociąga za sobą konieczności wymiany gowy. Inne szczegóły dotyczące tego układu
niejszego projektu Autora pt. Generator sygna- całej elektroniki, a tylko określonego frag- można znalez
ć w Internecie.
łowy DDS, opublikowanego w EdW 7, 8/2008. mentu. Dwa główne bloki urządzenia to układ Mikroprocesor wykorzystany do stero-
DDS to całkowicie cyfrowa metoda bez- syntezy DDS, oparty na układzie AD9854 wania układem to AT91SAM7S64. Jest to
pośredniej syntezy przebiegów analogowych oraz układ sterowania wykorzystujący proce- procesor z rdzeniem ARM 7-TDMI. Wybór
o częstotliwości od DC do kilkuset mega- sor ARM AT91SAM7S64. tego układu był podyktowany chęcią uzyska-
herców. Metoda ta zapewnia bardzo wysoką Układ AD9854 jest układem bezpośred- nia możliwie dużej szybkości pracy (56MHz)
stabilność generowanej częstotliwości (taką niej syntezy cyfrowej DDS zawierającym oraz liczby pamięci programu (64kB). Także
jak stabilność generatora wzorcowego) oraz wszystkie niezbędne bloki do generacji syg- znacznie większa, w stosunku do procesorów
przestrajanie z dokładnością do ułamków Hz. nału aproksymującego sinusoidę. Maksy- AVR, szybkość przetworników ADC układu
Scalone układy syntezy DDS są w pełni pro- malna częstotliwość taktowania układu wy- pozwoliła na sprzętową realizację modulacji
gramowalne, zatem częstotliwość, amplituda nosi 300MHz dla wersji w obudowie TQFP analogowych o paśmie częstotliwości sięgają-
oraz faza generowanego sygnału mogą być thermal slug. Obudowa ta wyposażona jest cym kilku kHz. Początkowo układ wyposażo-
dowolnie zmieniane poprzez układy sterujące we wkładkę radiatorową, którą należy przy- ny był w mikroprocesor AVR ATmega8. Nie-
np. mikroprocesor. lutować do pola masy na płytce drukowanej. stety, szybkość działania przetworników ADC
Układy DDS integrujące w swojej struk- Druga wersja tego samego układu nie zawie- nie była wystarczająca do uzyskania sensow-
turze wszystkie bloki niezbędne do generacji ra wkładki radiatorowej, co ogranicza moc nego pasma przenoszenia toru analogowego.
sygnałów stały się alternatywą dla analogowych strat układu oraz częstotliwość taktowania do Procesor wymaga dołączenia minimal-
syntezerów opartych o pętle synchronizacji fa- 200MHz. Układ AD9854 ma dwa zintegro- nej liczby komponentów związanych z jego
zowej, zapewniając bardzo szybkie przestraja- wane przetworniki DAC o rozdzielczości 12 działaniem, głównie kondensatorów filtrują-
nie w bardzo szerokim zakresie częstotliwości, bitów każdy (kanał I oraz Q w przypadku wy- cych zasilanie. Dodatkowymi elementami są
w pełni cyfrową regulację amplitudy, fazy oraz korzystania układu jako generatora kwadratu- rezonator kwarcowy oraz kondensatory bocz-
częstotliwości generowanego sygnału. Układy te rowego). Kanał Q może zostać odłączony od nikujące rezonator. Rezonator ustala częstotli-
nie wymagają kalibracji, strojenia oraz są znacz- rdzenia DDS a wartość prądu wyjściowego wość wewnętrznego oscylatora, która następ-
nie mniej wrażliwe na zmiany temperatury niż tego kanału będzie zależna od zawartości re- nie może zostać powielona w wewnętrznym
standardowe analogowe rozwiązania. Wszystkie jestru o adresie 0x0B. Umożliwia to generację układzie PLL. Do pinu 39 (NRST) można
syntezy DDS umieszczone są w miniaturowych innych sygnałów poprzez sekwencyjne wpi- dołączyć scalony układ resetu (supervisor).
obudowach SMD zajmując tym samym mało sywanie do tego rejestru wartości próbek syg- Pin 55 umożliwia wykasowanie wewnętrznej
miejsca na płytkach drukowanych. Układy te nału. W modelu zostało to wykorzystane do pamięci programu. Do pinu 63 (PLLRC) nale-
mogą także pełnić funkcję z
ródeł sygnałów ze- generowania sygnałów arbitralnych, których ży dołączyć filtr PLL składający się z dwóch
garowych. Wiele syntezerów DDS posiada wbu- przebieg jest opisany funkcją matematyczną. rezystorów oraz kondensatora. Wartości tych
dowany wewnętrzny szybki komparator, który Układ wymaga zasilania napięciem 3,3V o elementów powinny być dostosowane do czę-
może służyć do generacji sygnału prostokątnego wydajności prądowej minimum 800mA. stotliwości pracy układu oraz czasu potrzeb-
z sygnału sinusoidalnego. Programowanie może odbywać się w nym do zsynchronizowania się pętli (start-up
Obecnie największym producentem ukła- trybie równoległym oraz szeregowym. Tryb time). Producent na stronie internetowej udo-
dów DDS jest firma Analog-Devices posia- równoległy umożliwia transfer danych do stępnia gotowy plik Excela (xls), który służy
syntezy z szybkością do obliczeń wartości tych elementów. Układ
dajÄ…ca w swojej ofercie kil-
Rys. 1
kanaście typów syntez DDS do 100MHz, tryb sze- umieszczony jest w obudowie LQFP oraz
(www.analog.com). regowy maksymalnie QFN z 64 wyprowadzeniami.
Koncepcję praktycznej re- 10MHz. Wybór try- Blok syntezy DDS. Schemat układu syntezy
alizacji modulatora oraz gene- bu pracy następuje DDS przedstawia rysunek 2. Układ AD9854
ratora przedstawia rysunek 1. poprzez pin 70 (S/P to układ scalony syntezy DDS, generujący
Konstrukcja modułowa SELECT). Połączenie przebieg sinusoidalny oraz arbitralny. Przebieg
zapewniła łatwiejsze urucha- tego pinu z napięciem aproksymujący sinusoidę występuje na wyjściu
mianie modelu. Dodatkowo VDD włącza tryb rów- Iout1 oraz Iout1B (piny 48 i 49). Wyjścia te są
błędy bądz
uszkodzenie da- noległy, połączenie komplementarne i oba wymagają rezystorów
nego bloku funkcjonalnego z masÄ…  tryb szere- zamykajÄ…cych (R8, R11). Przebieg arbitralny
M
a
j
2
0
1
0
El ekt roni ka dl a Wszyst ki ch Maj 2010
15
Projekty AVT
TC1264 3,3V
T
C
1
2
6
4
3
,
3
V
QG1
14
IN OUT
X1-1 VCC
występuje na wyjściu
GND
C33 C34 C35 C36 8
Iout2 oraz Iout2B.
C4
IC1
X1-2
100n 220u 100n 47u 7
OUT
GND
Także przebiegi wy-
10n
stępujące na tych pi-
nach są przesunięte o
X2
180 stopni i wymagajÄ…
L2 L3 L4
rezystorów zamykają-
47nH 47nH 47nH
cych (R9, R10). C15 C7 C8 C9 C11 C12 C19 C20 C21 C22
Do obu wyjść syn- 47u 10n 10n 2.2n 100n 100n 22p 22p 22p 22p
60
AVDD7
tezy dołączone są filtry
1 59
D7 AGND9
2 58
eliptyczne 7. rzędu, D6 (NC4)
3 57
D5 (NC3)
4 56
zbudowane na ele- D4 DAC-R-SET
5 55
D3 DACBP
C16 C5 C6 C10 C13 C14 6 54 C3
mentach L2-L7 oraz
D2 AVDD6
7 53
D1 AGND8
47u 10n 10n 2.2n 100n 100n 8 52 10n
C17-C32. y
ródłem
D0 IOUT2
9 51
DVDD0 IOUT2B
sygnału zegarowego 10 50
DVDD1 AVDD5
51
11 49
DGND0 IOUT1B
jest generator kwar-
12 48
DGND1 IOUT1 R9
13 47
(NC1) AGND7
R12
cowy QG1 o często-
14 46
A5 AGND6
15 45
2.2k A4 AGND5
tliwości 28,322MHz.
5 16 44
A3 AVDD4
R13
4 17 43
Częstotliwość ta zosta- A2/IO-RESET VIN-NEG
3 18 42
2.2k A1/SDO VIN-POS
2 19 41
je powielona w bloku
A0/SDIO AGND4
R14
1 20
I/O-UD-CLK
pętli PLL układu US1.
2.2k
CON
Stopień powielenia zo- P$1
EP
R15
stał zaprogramowany X3
2.2k
L5 L6 L7
na 11 razy, zatem czÄ™-
47nH 47nH 47nH
stotliwość taktowania
C23 C24 C25 C26
układu US1 wynosi
22p 22p 22p 22p
311,542MHz. Jest to
FSK S-K
R1 R3
1 1
więcej niż zalecana
L1
2 2
3,3V
33k 33k
przez producenta czÄ™- Rys. 3
100u
C1 C2
stotliwość taktowania. Rys. 2
0,3V
10n 10n D1
R
Skutkiem przetakto-
5V
wania jest większe grzanie się układu (pobór stąd obecność rezystorów R12 R15. Ich zada- ku napięcia). Na- AD9854
prądu i moc strat są silnie zależne od częstotli- niem była konwersja napięcia 5V na napięcie pięcie wyjściowe 3,6V D2
wości taktowania oraz częstotliwości sygnału ok 3,6V. Ideę konwersji przedstawia rysunek tego stabilizatora to
wyjściowego). Nie powoduje to nieprawidłowo- 3. Tego typu sposób nie jest zalecany, ale czę- 3,3V, maksymalny
ści w działaniu syntezy DDS, a umożliwia gene- sto stosowany ze względu na prostotę wyko- prąd obciążenia to
rację przebiegów o większych częstotliwościach nania. 800mA. Układ syntezy wymaga zasilania w
(w modelu ponad 120MHz). Warto zaznaczyć, Układ programowany jest oczywiście w granicach 4V 6V (maksymalne napięcie pra-
że od jakości sygnału zegarowego (stabilność sposób szeregowy z wykorzystaniem sygnału cy IC1). Wydajność prądowa układu zasilania
długo- i krótkoterminowa, szumy fazowe, jitter) zegara (WRB/SCLK, pin 21) oraz synchro- nie powinna być mniejsza od 1A, ze względu
zależy jakość sygnału wyjściowego syntezy. nicznymi danymi (A0/SDIO, pin 19). Piny na znaczny pobór prądu przez pracującą syn-
Gniazda oznaczone jako FSK oraz S-K danych interfejsu równoległego zostały dołą- tezę DDS (ok. 800mA, zależnie od częstotli-
służą do modulacji binarnej sygnału genero- czone do masy (piny od 1 do 8). Elementy R6, wości wyjściowej).
wanego poprzez syntezę DDS. Gniazdo FSK R7, C4 tworzą filtr wewnętrznej pętli PLL. Filtr eliptyczny. Ma on za zadanie stłumić
umożliwia modulację dwuwartościową FSK Rezystor R5 wyznacza prąd referencyjny wyższe harmoniczne sygnału generowanego
(z rampą lub bez) oraz modulację BPSK. wewnętrznych przetworników DAC. Dalsze przez syntezę DDS. Schemat zastosowane-
Gniazdo S-K umożliwia realizację modula- szczegóły można znalez
ć w nocie katalogo- go filtru eliptycznego przedstawia rysunek
cji OOK z rampą. W obu przypadkach czas wej układu AD9854. Kondensator C3 popra- 4. Filtr ten jest filtrem dolnoprzepustowym
narastania rampy (czyli liniowej zmiany czę- wia współczynnik SFDR, można go nie mon- siódmego rzędu, dopasowanym obustronnie
stotliwoÅ›ci dla FSK lub amplitudy dla OOK) tować, godzÄ…c siÄ™ na wiÄ™ksze znieksztaÅ‚cenia do impedancji 50©. Charakterystyka amplitu-
jest kontrolowany poprzez oprogramowanie. sygnału (gorszy SFDR). dowa tego filtru pokazana
10pF 16,8pF 20pF
Oba wejścia przystosowane są do pracy z syg- Część cyfrowa ukła- jest na rysunku 5.
50R 50R
nałami TTL dzięki dzielnikom R1 R2 oraz du zasilana jest z napięcia 47nH 47nH 47nH Filtr został zaprojekto-
R3 R4. Sygnały przekraczające dwukrotnie +3V3, ale odseparowana wany i przeanalizowany w
22pF 22pF 22pF 22pF
poziom napięcia zasilania (tj. 6,6V) nie spo- jest od części analogowej programie RFSim. Proce-
wodują uszkodzenia układu, ale powodują poprzez dławik 100źH dura projektowania zakła-
przewodzenie diod ochrony ESD układu US1, L1. Dodatkowo duża Rys. 4
praca w takich warunkach nie jest zalecana. liczba kondensatorów
Rys. 5
Nie powinno się zatem przekraczać napięcia SMD o pojemnościach od 100nF do 2,2nF
6Vpp na tych gniazdach. Sygnał ten oczywi- ma zapewnić skuteczną filtrację składowej
ście powinien być unipolarny. zmiennej z szyn zasilania w szerokim zakre-
Gniazdo CON łączy płytkę syntezy DDS sie częstotliwości. Jest to niezmiernie ważne
z mikroprocesorowym układem sterowania. w przypadku cyfrowych układów pracujących
Początkowo układ sterowania oparty był o przy dużych częstotliwościach. Układ IC1 jest
mikroprocesor AVR zasilany napięciem 5V, stabilizatorem napięcia LDO (o niskim spad-
Maj 2010
M
a
j
2
0
1
0
16
+3V3
VDD
+
+
C27
4.7p
C28
6.8p
C29
10p
VDD
+3V3
1k
220
R6
R7
C17
4,7u
+3V3
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
+
+3V3
(NC5)
AVDD8
DVDD8
DVDD7
DVDD6
DVDD5
DGND9
DGND8
DGND7
DGND5
PLL-FLT
AGND11
REFCLK
AGND12
AGND10
DGND10
REFCLKB
S/P-SELECT
DIFF-CLK-EN
MASTER-RESET
VDD
+
R5
4.7k
+3V3
R8
51
R11
51
R10
51
C30
4.7p
C31
6.8p
C32
10p
WRB/SCLK
RDB/CSB
DVDD2
DVDD3
DVDD4
DGND2
DGND3
DGND4
FSK/BPSK/HOLD
SHAPED-KEYING
AVDD0
AVDD1
AGND0
AGND1
(NC2)
VOUT
AVDD2
AVDD3
AGND2
AGND3
C18
320n
VDD
+3V3
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
VDD
R2
33k
R4
33k
Projekty AVT
2
2
3 1
3
C25
10k
R9
TMS TDI JTAG
10n
1 2
+5V
470
NRST 3 4
IC1
5 6
R17
7 8 55 52
+5V
ERASE PA31/NPCS1/PCK2
9 10 40 42
T2
TST PA30/IRQ1/NPCS2
TC1264 3,3V
T
C
1
2
6
4
3
,
3
V
11 12 39 41
NRST BC557
/NRST PA29/RI1/TCLK2
13 14 38
IN OUT PA28/DSR1/TCLK1
1.5k
15 16 37
TX1
X1-3 PA27/DTR1/TIOB2
C13 GND
C15 17 18 33 26
TDI
TDI PA26/DCD1/TIOA2 R7
C14 19 20 51 25
IC2 TMS
X1-1 TMS PA25/CTS1/PWM2
100n 53 23
TCK
220u
zas TCK PA24/RTS1/PWM1
47u 49 15
TDO
TDO PA23/SCK1/PWM0
50 14
TX1 RX1 T1
JTAGSEL PA22/TXD1/NPCS3
RS232
11
RX1 BC547B
PA21/RXD1/PCK1
16 1
TCK
PA20/RF/IRQ0/AD3
1.5k
56 13 2
TDO
DDM PA19/RK/FIQ
57 10 3
DCLK
DDP PA18/RD/PCK2/AD1 R8
9
DAT
PA17/TD/PCK1/AD0
19
PA16/TK/TIOB1
61 20
XOUT PA15/TF/TIOA1
21
ODAT
PA14/SPCK/PWM3
DDS
62 22
+5V PLL OCLK
XIN PA13/MOSI/PWM2
CTRL
27 1
GND
PA12/MISO/PWM1
DATA
28 1 2
GND SCLK
PA11/NPCS0/PWM0
63 29 1 2 3
PLL +5V IOUP
PLLRC PA10/DTXD/NPCS2
C24 C23 30 2 3 4
CT SDIO
PA9/DRXD/NPCS1
31 3 4 5
RW RESET
PA8/CTS0/ADTRG
100n 100n 7 32 4 5
GND
VDDIN PA7/RTS0/PWM3
C11 C7 34 6
RW EN
PA6/TXD0/PCK0
59 35
EN
VDDFLASH PA5/RXD0/NPCS3
1n 10n C8 C6 C5 C22 36
PA4/TWCK/TLCK0
18 43
SCLK
VDDIO PA3/TWD/NPCS3
10n 100n 1u 100n 45 44
IOUP
VDDIO PA2/PWM2/SCK0
58 47
SDIO DAT T3
VDDIO PA1/PWM1/TIOB0
48
RESET BC547B
PA0/PWM0/TIOA0
D_IN
8
VDDOUT
R20
1
64 6 2
VDDPLL AD7 10k
5 3
+5V
AD6
12 4
DCLK
VDDCORE AD5
C3 C4 C2 C1 24 3
ADC GND
VDDCORE AD4
54
VDDCORE
L1 R21
1u 10n 100n 100n 1
T4
ADVREF
R16
2
BC547B
GND 100u 10k
17
47k GND
C20 46 C12
GND
60
GND
100n 100n
AT91SAM7S64
T5
BC547B
IC3A D_OUT
3
4.7k 10k 22k R22
IC3B
1 5 1
OCLK
4.7k
ADC
C21 2 7 2
R12 R11 R10 10k
6 3
NE5532 T6
R13
100n C17 C18 C19 C16
NE5532 BC547B
2
R23
1 4.7n 4.7n 1n 10n
ODAT
10k
Rys. 6
MODIN
dała stałe wartości dławików i takie dobranie Układ taktowany jest częstotliwością 16MHz, satorów o różnych wartościach pojemności
kondensatorów (lub ich równoległego połącze- która generowana jest poprzez wewnętrzny umieszczonych blisko układu scalonego (po-
nia), aby uzyskać optymalną charakterystykę. oscylator mikroprocesora z dołączonym ze- cząwszy od najmniejszych pojemności). Brak
Dobór elementów filtru powinien umożliwić wnętrznym rezonatorem kwarcowym Q1. Na- dobrej filtracji może objawiać się dziwnym
możliwie największą stromość charakterysty- stępnie częstotliwość ta ulega powieleniu w zachowaniem mikroprocesora, trudnym do
ki przy zachowaniu małego zafalowania w pa- układzie PLL do częstotliwości 56,177MHz. zdiagnozowania. Do układu zasilania dołą-
śmie przepustowym oraz dobrego tłumienia w Układ odbiera dane sterujące poprzez in- czone są także elementy filtrujące napięcie
paśmie zaporowym. Jako że sygnały lustrzane terfejs RS232 z komputera PC i odpowiednio odniesienia układu przetwornika analogowo-
sygnału wyjściowego syntezy DDS powyżej konfiguruje syntezę DDS. Moduł mikropro- cyfrowego: L1, C12, także te elementy powin-
częstotliwości próbkowania (311,542MHz) cesorowy składa się z 5 podbloków, mianowi- ny być umieszczone możliwie jak najbliżej
maleją wraz ze wzrostem częstotliwości, filtr cie: układu zasilania, układu filtru dolnoprze- układu scalonego. Kolejnym blokiem jest filtr
powyżej tej częstotliwości ma tłumienie tylko pustowego, bloku konwerterów poziomów, dolnoprzepustowy 4. rzędu z wielokrotnym
38dB (81 razy), co jest zupełnie wystarczają- układu programowania JTAG oraz wyświet- sprzężeniem zwrotnym (MFB). Układ składa
ce, aczkolwiek w precyzyjnych urządzeniach lacza alfanumerycznego LCD 2x16 znaków.
pomiarowych zawierających syntezę DDS na- Blok zasilania składa się ze stabilizatora
leży tak dobrać filtr, aby tłumienie w zakresie napięcia 3,3V (IC2) oraz kondensatorów włą-
wyższych częstotliwości było zdecydowanie czonych pomiędzy szyny zasilania oraz masę.
lepsze. Największy poziom sygnałów lustrza- Warto zaznaczyć, że rdzeń procesora wymaga
nych występuje w zakresie częstotliwości Ny- napięcia zasilania 1,8V. Napięcie to wytwa-
quista  częstotliwość próbkowania (155MHz rzane jest przez sam układ AT91SAM7S64 i
 311,542MHz) i w tym zakresie filtr powinien jest dostępne na pinie 8 (VDDOUT). Pin ten
wykazywać największe tłumienie. W zakresie połączony jest z pinami zasilającymi rdzeń
163MHz 260MHz tłumienie filtru nie jest mikroprocesora oraz układ wewnętrznej pętli
gorsze niż 48dB. PLL. Stąd dodatkowe kondensatory filtrujące
Blok układu sterowania. Układ sterowania to napięcie zasilania (C1 C4). Jak już wspo-
został zrealizowany na mikroprocesorze z mniano przy omawianiu syntezy DDS filtracja
rdzeniem ARM7 TDMI. Sercem układu jest napięcia zasilającego w przypadku szybkich
mikroprocesor AT91SAM7S64. Schemat układów cyfrowych jest bardzo ważna, stąd
układu przedstawiony jest na rysunku 6. zastosowanie elementów SMD oraz konden-
M
a
j
2
0
1
0
El ekt roni ka dl a Wszyst ki ch Maj 2010
17
17
CT
VCC
VCC
VCC
NRST
47k
S1
S2
R4
R5
47k
3
1
4
2
3
1
4
2
VCC
470
R26
VCC
+
+
R6
4.7k
R3
47k
R2
47k
C10
C9
10p
10p
1
2
Q1
16MHz
R1
1.5k
VCC
VCC
4
8
R19
4.7k
VCC
R18
4.7k
VCC
VCC
VCC
47k
47k
R15
R14
R24
1.5k
R25
1.5k
Projekty AVT
L1 VCC
X2-1
się z jednego podwójnego wzmacniacza ope- bloków: wzmacniacz wejściowy, które- C7100u
X2-2
100n C9 C10
racyjnego NE5532. Pierwszy wzmacniacz, go celem jest wzmocnienie sygnału oraz 47u
C8 10n 1n
IC3A, to wtórnik napięciowy, który separuje odseparowanie płytki syntezy DDS od
100n
od reszty układu sygnał wejściowy podawany układu filtrującego, układ filtru dolnoprze-
C4
na wejście MODIN. Zapobiega także uszko- pustowego 5. rzędu oraz wzmacniacz wyj-
1 IC1
1
I
C
1
7
7
X3
5
3 5
dzeniu mikroprocesora w przypadku zbyt ściowy zapewniający niską impedancję
51
6
6
X1
2
dużej amplitudy sygnału wejściowego. Ele- wyjściową. Wzmacniacz wejściowy został
R7
THS330
8
8
menty R14, R15, R16 wytwarzają napięcie zbudowany na wzmacniaczu IC1A oraz
*
sztucznej masy na poziomie 2,5V, C20 filtruje elementach C6, R8, R9. Wzmocnienie
R1
to napięcie. Po wtórniku napięciowym sygnał tego stopnia wynosi +2. Układ rezystorów
220
trafia na filtr dolnoprzepustowy zbudowany R1, R2, R3 wytwarza napięcie sztucznej
na wzmacniaczu IC3B oraz elementach R12 masy na poziomie VCC/2. Kondensator
C1 C2
Rys. 9
C17, R11 C18, R10 C19. Na wyjściu układu C1 usuwa składową zmienną z tego na-
1u 10n
IC3B znajduje się jeszcze jeden stopień filtra- pięcia. Napięcie to jest konieczne do po-
cji R13 C16. Następnie sygnał trafia na prze- prawnej pracy wzmacniaczy operacyjnych 8. Dolna częstotliwość graniczna wyznaczona
twornik ADC mikroprocesora. zasilanych napięciem unipolarnym. Blok ten jest przez pojemności C17 (na płytce syntezy
Konwertery poziomów mają za zadanie nie zawiera kondensatora filtrującego skła- DDS) oraz C6, C8 i C9 i wynosi ona ok. 2 Hz
dopasowanie sygnałów o różnych napięciach dową stałą na wejściu, gdyż taki kondensator ( 3dB). Górna częstotliwość graniczna ( 3dB)
do napięć akceptowalnych przez układ mi- znajduje się na bloku syntezy DDS (C17). Na wynosi 4,4kHz. Elementy L1, C10, C11, C12
kroprocesora. Jednym z takich bloków jest blok filtru dolnoprzepustowego składają się służą do filtracji napięcia zasilającego. Napię-
konwerter RS232 zbudowany na tranzysto- elementy R5 C3, R6 C4, R7 C5, R10 C7 cie zasilania może mieścić się w granicach 4V
rach T1 oraz T2. Układ odznacza się dużą oraz w bloku wejściowym R4 C2. Jest to za-  16V (maksymalne napięcie zastosowanych
prostotą, zamiast tych tranzystorów można tem filtr piątego rzędu. Układ IC1B pracuje w kondensatorów elektrolitycznych).
użyć dedykowanego konwertera RS232-TTL układzie filtru MFB (z wielokrotnym sprzę- Stopień wyjściowy syntezy DDS. W celu od-
np. MAX232. Z układem jak na schemacie nie żeniem zwrotnym). Po bloku filtracji sygnał separowania syntezy DDS od obciążenia, a
było żadnych problemów, pracuje poprawnie trafia na wzmacniacz wyjściowy. Wzmac- przez to także w celu ochrony układu scalo-
na szybkości 115200b/s. Tranzystory T5 oraz niacz wyjściowy ma za zadanie odseparowa- nego, zastosowano wyjściowy bufor szeroko-
T6 zapewnią wyprowadzenie sygnałów wyj- nie filtru dolnoprzepustowego od obciążenia pasmowy. Schemat układu pokazany jest na
ściowych do układów pomiarowych np. oscy- dołączonego do układu. Wzmacniacz IC2A rysunku 9. Układ opiera się o wzmacniacz
loskopu, w celu synchronizacji danych modu- wraz z elementami R11, R12, C8 tworzy operacyjny ze sprzężeniem prądowym 
lujących oraz przebiegu zmodulowanego wy- nieodwracający wzmacniacz o wzmocnieniu TSH330. Parametry tego wzmacniacza można
twarzanego przez syntezę DDS. Tranzystory +2. Elementy C9, R13 odcinają składową znalez
ć w Internecie.
T3, T4 służą do wprowadzania danych wej- stałą, pozostawiając tylko przebieg zmienny. Sygnał wyjściowy z syntezy DDS (gniaz-
ściowych (modulujących). Programowanie Niewykorzystany wzmacniacz IC2B został do X3 na płytce syntezy DDS) trafia na wej-
mikroprocesora odbywa się poprzez interfejs połączony w konfiguracji minimalizującej ście modułu bufora  gniazdo X1. Rezystor
JTAG. Złącze oznaczone jako JTAG służy do samowzbudzenie. Charakterystyka całego R3 dopasowuje linię transmisyjną zbudowa-
podpięcia programatora (WIGGLER). Rezy- modułu filtru przedstawiona jest na rysunku ną z układu przetwornika
Rys. 8
story R2 R5 podciągają piny interfejsu JTAG DAC, układu AD9854
do dodatniej szyny zasilania. Rezystor R17  filtr eliptyczny  prze-
nie zostaÅ‚ zamontowany (reset programowy wód 50© RG58U  blok
stwarzał problemy podczas testowania ukła- bufora. Jest on konieczny
du), resetowanie układu odbywa się ręcznie za ze względu na duże często-
pomocą przycisku S2 lub poprzez włączenie tliwości transmitowanego
i wyłączenie układu. Dodatkowo wewnętrzną sygnału, bez niego w linii
pamięć FLASH można skasować za pomocą pojawiają się odbicia, co
przycisku S1. Szczegóły dotyczące tej proce- powoduje zniekształcenia
dury zawarte są w nocie katalogowej układu sygnału oraz generację za-
AT91SAM7S64. Ostatnim ele- kłóceń. Kondensatory C3
mentem jest wyświetlacz LCD. L1 oraz C11 (niezamontowany)
Rys. 7
2
1
Wyświetlacz składa się z dwóch 100u odcinają składową stałą wy-
C10 C11 C12
ZAS
linii po 16 znaków. Zawiera twarzaną przez obwód sztucz-
100n 47u 100n
100k
włączone podświetlanie w celu nej masy. Obwód sztucznej
C1
R3
zapewnienia wygodnego od- masy składa się z rezystorów
100n
czytu w różnych warunkach R4, R5 oraz R6. Kondensator
C5
oświetleniowych. Potencjometr C4 filtruje napięcie sztucznej
IC1B
GND
6.8k
IC1A
3 100p
NE5532N
R9 służy do regulacji kontrastu masy i zapobiega przenikaniu
6.8k 10k 100k
1 5
R4
2 C2 2 7
wyświetlacza. R5 R6 R7 zakłóceń z szyn zasilających
1 C3 C4 6
NE5532N
2.2n
Blok filtru generatora arbi- na wejście nieodwracające
2,2k
2.2n 470p
JP2
tralnego. Schemat układu filtru R8 wzmacniacza.
R10
generatora arbitralnego przed- 6.8k Wzmacniacz IC1 jest
IC2A JP1
C7 3
stawiony jest na rysunku 7. wzmacniaczem ze sprzÄ™-
1 1
+
C6 1n 2 2
Układ jest filtrem aktywnym żeniem prądowym. Dobór
IC2B
5
NE5532N
10u 7
zbudowanym w oparciu o dwa rezystorów ustalających
10k
6
NE5532N
wzmacniacze operacyjne typu R11 wzmocnienie opierało się o
NE5532. Składa się on z 3 dane katalogowe, gdyż tyl-
C8
10u
Maj 2010
M
a
j
2
0
1
0
El ekt roni ka dl a Wszyst ki ch
18
VCC
+
R6
1.5k
R5
R4
470
470
VCC
100n
C11
C3
4
C6
C5
*
100n
R3
51
R2
100
VCC
VCC
VCC
+
4
8
4
8
R2
R1
10k
10k
R9
2.2k
C9
10u
+
R13
100k
10k
R12
+
Projekty AVT
ko przy poprawnym dobraniu rezystora R1 składowa zmienna generowana przez pracują- znajduje się przycisk włączający panel ge-
układ jest stabilny, a pasmo przenoszenia nie cą syntezę nie powinna się przedostawać do neratora arbitralnego oraz przycisk zamknię-
zależy od wzmocnienia. Wzmocnienie moż- torów zasilania innych bloków, szczególnie cia programu. Na samym dole umieszczono
na regulować, zmieniając wartość rezystora wzmacniaczy wyjściowych. Przed dławi- suwak regulacji amplitudy. Zakres regulacji
R2. Wzmocnienie układu wynosi 6,2 raza. kiem znajdują się elementy filtrujące napięcie wynosi 0 4095 dec wartości próbki z krokiem
Obecność elementów C1 oraz C2 uniemoż- zasilania do modułów mikroprocesora oraz 5 dec.
liwia wzmacniaczowi wzmacnianie napięcia wzmacniaczy wyjściowych. Procesor został Wobulator. Zakładka  SWEEP pozwala na
niezrównoważenia oraz napięcia sztucznej podpięty bezpośrednio pod dodatnią szynę liniowe przemiatanie częstotliwości w pełnym
masy. Dla składowej stałej wzmacniacz ma zasilania. Wzmacniacz wyjściowy TSH330 zakresie pracy syntezy z dowolnym krokiem i
wzmocnienie równe jeden. C1 został dodat- oraz wzmacniacz  filtr generatora arbitral- z dowolnym czasem na krok. Tego typu opcja
kowo zbocznikowany kondensatorem C2 o nego zostały wpięte poprzez 100źH dławiki. bywa przydatna w badaniu pasma przenosze-
znacznie mniejszej pojemności w celu rów- Kondensator elektrolityczny C4 to kondensa- nia filtrów itp.
nomiernego rozkładu wzmocnienia w funk- tor typu LOW ESR. Dławik L1 ma indukcyj- Modulator. Zakładka  Modulator służy do
cji częstotliwości. Moduł impedancji C2 jest ność 250źH i może pracować z prądami do wyboru jednej z wielu modulacji zaaplikowa-
znacznie mniejszy przy wyższych częstotli- 1A, rezystancja jego uzwojeń jest pomijalna. nych w układzie. Modulacje te zostały podzie-
wościach niż dużego kondensatora C1. W Rezystor R1 ogranicza prąd niebieskiej diody lone na 3 kategorie:
podobnym celu zostawiono miejsce na płytce LED, która jest sygnalizatorem występowania 1. Programowe  w których parametry fali noś-
na elementy C6 i C11, jednak współpracujące napięcia zasilającego. nej oraz sygnały modulujące są generowane
z nimi kondensatory 100nF dobrze pracują w przez oprogramowanie użytkownika (jak np.
szerokim zakresie częstotliwości. Po testach Oprogramowanie dane do wysłania) lub program mikroproce-
modułu konieczne okazało się dodanie obwo- Oprogramowanie urządzenia składa się z sora (analogowe sygnały modulujące).
du R8, C12, który kompensuje spadek ampli- dwóch programów, jeden instalowany jest 2. Analogowe  sprzętowe, modulacje analo-
tudy syntezy DDS w zakresie najwyższych na komputerze klasy PC (oprogramowanie gowe, których sygnał modulujący podawany
generowanych częstotliwości. Elementy te użytkownika), drugi jest zawarty w pamięci jest na wejście analogowe urządzenia (X3).
nie są uwzględnione na płytce PCB i należy programu mikroprocesora sterującego synte- 3. Cyfrowe  sprzętowe, modulacje impulsowe
je przylutować od strony druku. Filtracja zasi- zą DDS. Oprogramowanie na PC zapewnia (z kluczowaniem), których dane wejściowe
lania została zrealizowana na elementach C7, pełną kontrolę nad urządzeniem. Oprogramo- podawane są na jedno z gniazd X1 lub X2.
L1, C8, C9, C10. Różne wartości pojemności wanie użytkownika zostało napisane w pakie- Ze względu na dużą złożoność obliczeń mo-
służą zapewnieniu minimalnej impedancji cie Borland Delphi 6.0. Program składa się z dulacje programowe (szczególnie analogowe)
całego bloku kondensatorów w możliwie naj- kilku zakładek służących do sterowania ukła- nie mają szerokiego pasma. Zdecydowanie
szerszym zakresie częstotliwości. Rezystor dem. Do podstawowych opcji należą: najszybsze są modulacje cyfrowe sprzętowe.
R7 zapewnia dopasowanie do linii zasilającej 1. Generator sinusoidalny przestrajany. Tryb rejestrowy. Umożliwia bezpośredni do-
obciążenie 50© (kanaÅ‚ wejÅ›ciowy oscylosko- 2. Wobulator. stÄ™p do rejestrów syntezy. Program użytkowni-
pu lub analizatora widma z wejÅ›ciem 50©). 3. Modulator (cyfrowy, analogowy). ka emuluje wyglÄ…d rejestrów syntezy i umoż-
Blok zasilacza. Składa się on z dwóch płytek, 4. Bezpośredni dostęp do rejestrów syntezy. liwia ich ręczną konfigurację. Nie wszystkie
jednej odpowiedzialnej za wyprostowanie na- 5. Generator arbitralny. rejestry są dostępne, nie jest to konieczne do
pięcia z transformatora, jego wygładzenie oraz Generator. Zakładka ta pozwala regulować konfiguracji syntezy. W razie pomyłki lub
stabilizowanie na poziomie 5V oraz drugiej częstotliwość, amplitudę oraz fazę sygnału si- dziwnego zachowania się syntezy, spowodo-
 odpowiedzialnej za rozdzielenie napięcia nusoidalnego generowanego przez syntezę. Ze wanego błędną konfiguracją, dwa przyciski
na poszczególne moduły oraz jego dokładną względu na znaczny na panelu umożliwiają
filtrację. Dodatkowo na płytce zamocowano zakres przestrajania zresetowanie syntezy i
gniazdo do podłączenia wentylatora. Schemat wprowadzono sekcję jej ponowną domyślną
pierwszego obwodu można zobaczyć na ry- przycisków służącą inicjalizację.
sunku 10. Mostek B1 przystosowany jest do do Å‚atwego zadawa- Generator arbitralny.
pracy z prądami do 2A. Kondensatory C1 i C2 nia częstotliwości. Jest to podprogram słu-
filtrują napięcie zasilające stabilizator. Napię- Można także włączyć żący do generacji do-
cie 5V dostępne jest na wyjściu  gniazdo X- oraz wyłączyć auto- wolnej funkcji napięcia
-2. Stabilizator jest typu 7805 o maksymalnym matyczne wysyłanie opisanej matematyczną
prądzie 1A. Uzwojenie wtórne transformatora nowych danych do funkcją jednej zmien-
podłączone jest z płytką za pomocą gniazda syntezy DDS (opcja nej (drugą zmienną jest
X-1. Zastosowano transformator o napięciu auto update). Poni- czas). W skład panelu
12V oraz mocy 12VA. Drugi element układu żej sekcji przycisków generatora arbitralnego
zasilania stanowi płytka filtrów oraz rozdzie- znajduje się regulacja wchodzą przyciski z na-
lenia napięcia na poszczególne bloki syntezy. fazy. Dodatkowe czte- zwami funkcji matema-
Schemat układu można zobaczyć na rysunku ry przyciski pozwala- tycznych, wartości licz-
11. Największy prąd pobiera układ syntezy. ją na szybką zmianę bowe oraz możliwość
Tor zasilania syntezy składa się z dławika L1 fazy. Ręczny zakres dodania szumu.
oraz kondensatorów C2, C3, C6. DÅ‚awik L1 wynosi od 0Ú do 359Ú Równanie można
separuje syntezÄ™ DDS od pozostaÅ‚ych bloków, z krokiem 1Ú. Obok także wpisać rÄ™cznie w
Went L3 okienku nad panelem
ARB-1 L2
Rys. 10 X3-2
Rys. 11
100u ARM-2 TSH-2
z przyciskami. Dodatkowo
ARB-2 100u
X3-1 ARM-1 TSH-1
D1, D2 1N4007 możliwe jest powiększenie
IC1
B1 L1
X1-1
- + D1 D2 X1-1 fragmentu przebiegu, obciÄ™-
IN OUT
250u
5V
X1-2
GND cie go do pełnego okresu (ma-
C5 C4 C1 C6 C3 C2
X2-2 DDS-2
C1 C2 C3 C4
7805 X1-2
10n 220u 100nF LED 100nF 470p 10n nualne oraz automatyczne)
DDS-1
X2-1 1
2200u 100n 100n 220u
2
M
a
j
2
0
1
0
El ekt roni ka dl a Wszyst ki ch Maj 2010
19
19
R1
+
470
AC2
AC1
+
+
Projekty AVT
tak, aby zachować ciągłość fazy, oraz zmiana Większość elementów zastosowanych do
ustawień długości rekordu danych. Wysła- budowy układu to elementy do montażu po-
nie danych do syntezy trwa ok. 2 sekund, po wierzchniowego. Użycie tej technologii pro-
czym na gniez
dzie ARB występuje zadany dukcji elementów było podyktowane dużą
przebieg. częstotliwością pracy układu. Zastosowanie
Konfiguracja programu. Program przed elementów przewlekanych w tego typu ukła-
pierwszym uruchomieniem wymaga skonfi- dach nie jest zalecane ze względu na parame-
gurowania. Najważniejsze jest skonfiguro- try szczątkowe, głównie indukcyjności do-
X1
wanie portu COM, który zostanie użyty do prowadzeń kondensatorów oraz rezystorów. goldpin 1x10.
L1
transmisji danych. Port ten tworzony jest wir- W miejsce kondensatorów elektrolitycznych P o z o s t a ł e
C7 100u
tualnie na komputerze użytkownika poprzez można zastosować kondensatory tantalowe, gniazda zostały
47u
przejściówkę USB-RS232, więc mimo że wy- ewentualnie kondensatory elektrolityczne o wyprowadzone
X3
korzystuje się od strony systemu procedury niskiej rezystancji ekwiwalentnej ESR. Nie na panel czoło-
1 2
obsługi portu COM, to urządzenie połączone jest to bezwzględnie konieczne ze względu wy urządzenia,
X2
jest z komputerem poprzez złącze USB. Moż- na to, iż typowe kondensatory elektrolityczne wejście sygna-
liwa jest konfiguracja ręczna  poprzez wpisa- pracują poprawnie do kilkudziesięciu kHz (w łu modulują-
nie portu COM oraz konfiguracja automatycz- zależności od producenta oraz pojemności). cego MODIN Rys. 15 Skala 100%
na  program wyszuka aktywne porty COM. Powyżej tej częstotliwości filtrację przejmują jako gniazdo
D2
I
D1 - O
Jeśli nie ma innych urządzeń korzystających z kondensatory stałe. BNC, służące IC1
7805
100n
220u
C3
portów szeregowych, to wyświetlony port jest Podczas pracy w zakresie najwyższych do podłączenia z
ródła
C4
12 1 2
portem urządzenia. Dodatkowo istnieje moż- częstotliwości (100MHz 120MHz) układ sygnału modulującego;
X3 X2
C1 Went 5V
liwość wyłączenia powielacza częstotliwości AD9854 grzeje się dość mocno. W celu po- wejście i wyjście da-
taktowania (PLL). Umożliwia to zaobserwo- prawienia chłodzenia tego elementu zastoso- nych cyfrowych (D_IN,
Rys. 16 Skala 50%
wanie przebiegu generowanego przez syntezę wano dodatkowy mały radiator aluminiowy D_OUT)
Rys. 17 Skala 100%
z obejściem filtru, którego częstotliwość od- doklejony do obudowy. Radiator został także jako złącza
LED
cięcia jest znacznie większa niż częstotliwość zamontowany na stabilizatorze napięcia LDO. ś r ubowe
uzyskiwanych sygnałów. Częstotliwość tak- Moc strat wydzielana na tym elemencie w naj- A R K 3 .
towania wynosi wtedy 28,322MHz, a często- gorszym przypadku wynosi ok. 1,5W. Cała płyt-
100u
C4
tliwość filtru 143MHz ( 3dB). Ogranicza to Gniazda FSK oraz S-K zostały umiesz- ka została L3
L2 100u
TSH
maksymalną częstotliwość wyjściową prze- czone na przednim panelu urządzenia. Wy- pr zykr ę- 1 2
1 2
biegu do 14MHz. korzystano wygodne i trwałe gniazda typu cona do
2 1
ARM
ARB
W modelu wykorzystano przejściówkę BNC, które umożliwiają podpięcie generatora wi ększej
USB-RS232, która od strony systemu ope- sygnałowego i innych urządzeń. Gniazda X2 płytki lami-
racyjnego widziana jest jako wirtualny port oraz X3 na płytce syntezy DDS zostały zapro- natu miedziowego w celu zapewnienia stabilnej
COM. Przejściówki takie kosztują kilkanaście jektowane jako gniazda SMA, ale ze względu konstrukcji mechanicznej.
złotych i można je łatwo kupić np. na Allegro. na wysoki koszt tych gniazd oraz konieczność Filtr generatora arbitralnego. Układ zmon-
Przejściówka jest opcjonalna, układ może wy- stosowania przewodów połączeniowych z towano na płytce pokazanej na rysunku 14.
korzystywać interfejs RS232, z pominięciem wtykami SMA zrezygnowano z ich montażu Wszystkie zastosowane elementy to elementy
przejściówki. i połączenia wykonano przewodem koncen- do montażu przewlekanego (w układzie nie
trycznym oraz skrętką. Gniazdo X3 zostało występują częstotliwości wyższe niż 30kHz).
Montaż i uruchomienie połączone przewodem koncentrycznym BNC Ze względu na prosty układ oraz niewielką
Blok syntezy DDS zostaÅ‚ zmontowany na 50© z pÅ‚ytkÄ… wzmacniacza-bufora wyjÅ›cio- liczbÄ™ poÅ‚Ä…czeÅ„ pÅ‚ytka zostaÅ‚a wykonana jako
płytce pokazanej na rysunku 12. Płytka zo- wego syntezy DDS. Gniazdo X2 (wyjście jednowarstwowa, metodą termotransferu z
stała wykonana w programie Eagle. Ze wzglę- przebiegu generatora arbitralnego) zostało po- warstwą opisową po stronie elementów. Po
du na dużą liczbę połączeń oraz elementów łączone parą skręconych przewodów z płytką lutowaniu strona lutowania została pokryta
SMD płytka zawiera dwie warstwy. Takie roz- filtru i wzmacniacza wyjściowego. Gniazdo warstwą lakieru izolującego w celu minima-
wiązanie jest także korzystniejsze ze względu X1 służy do podłączenia napięcia zasilania. lizacji utleniania się miedzi. Gniazdo JP2 to
na możliwość umieszczenia kondensatorów Jest to typowe gniazdo śrubowe ARK. Całą gniazdo wejściowe filtru, zostało ono połączo-
filtrujących zasilanie możliwie blisko układu płytka została przykręcona do większej płyt- ne z gniazdem wyjściowym X2 płytki synte-
AD9854. Niweluje się przez to indukcyjno- ki laminatu miedziowego w celu zapewnienia zy DDS za pomocą skrętki. Gniazdo JP1 to
ści doprowadzeń, co ma oczywiście wpływ stabilnej konstrukcji mechanicznej. gniazdo wyjściowe. Na jego wyjściu wystę-
na efektywność filtracji napięcia zasilającego Moduł z mikroprocesorem zmontowany zo- puje odfiltrowany przebieg podany na wejście
układ. Sam układ syntezy DDS występuje w stał na płytce pokazanej na rysunku 13. Gniaz- JP2. Gniazdo to zostało wyprowadzone na
obudowie TQFP80. Został on przylutowany do opisane jako DDS służy do połączenia syg- panel czołowy jako gniazdo BNC. Połączenie
z wykorzystaniem pasty lutowniczej oraz lu- nałów sterujących z płytką syntezy DDS. Po- między płytką a tym gniazdem wykonano za
townicy kolbowej. łączenie to wykonano przewodem taśmowym. pomocą skrętki. Gniazdo ZAS służy do podłą-
Podobnie połączono wyświetlacz LCD czenia napięcia zasilania.
Rys. 13 Skala 50%
Rys. 12 Skala 50%
(złącza CTRL oraz DATA). Sterowanie Bufor TSH330. Układ zmontowano na płytce
JTAG
odbywa siÄ™ w trybie 4-bitowym, dlatego pokazanej na rysunku 15. PÅ‚ytka modelowa
47k
1
I - O R4
IC1 linia danych została wykonana metodą termotransferu.
DDS
R5
C35 10n Q1
47k (DATA) ma Kondensatory filtrujące zasilanie zostały
C33 Rys. 14 Skala 50%
QG1 C25
C9
C15 L1 IC1
R7 C22
C22 C10 tylko 4 prze- umieszczone możliwie najbliżej układu sca-
R22
C34
X2 100n AT91SAM7S64 R12
US1 IC2
10k C8 10k
C20 10p 10u 2,2k
BC547B 2.2k
R8 1n
C14
1 3
T6 2 C6 R9 100k 10k
wody. Gniaz- lonego IC1 (efektywność filtracji napięcia
R5 C17
R3 10u R11
4.7k T2 C7
T4
R12 47u R18 R6
4.7n
X3 NE5532N
2
R13 C18 1 3 NE5532N do JTAG to zasilania).
T3 2
C18
220u
C23 BC5571.5k
R14 BC547B
C13 47k 2.2n
100n
R8 100n
X1 NE5534
R15 2
47k 3 1 R6 dwie listwy CiÄ…g dalszy na stronie 23
R16
C11
10k C3
C10
R15 T1 JP2
100k
D_IN BC547B 47u
4.7k
R13
zas R12
Maj 2010
M
a
j
2
0
1
0
El ekt roni ka dl a Wszyst ki ch
20
B1
C2
100n
X1
2
1
2200u
X1
2
1
220u
DDS
12
C36
47k
X1
S2
2
1
S1
R9
10k
1
2
2
1
34
C16
C6
CTRL
BC547B
R6
10p
R24
1.5k
R25
1.5k
L4
C28
DATA
C21
C4
2
T5
C29
R2
100n
L2
L3
10k
D_OUT
C1
C12
100n
1n
C27
C11
R2
C7
-
R7
1.5k
10n
R1
16MHz
C15
100u
100n
L1
1.5k
ZAS
IO
4
3
R19
C11
R10
R1
2
C3
2.2n
6.8k
IC2
10k
3
1
R5
6.8k
RS232
31
BC547B
C12 IC1
L1
R8
R9
C9
10u
100u
R4
47k
4.7k
C5
C2
R14
4.7k
6.8k
100p
JP1
C26
C20
C30
IC3
10k 22k
C19
R11 R10
1n
31
C4
470p
CON
100k
C24
R1
R3
R7
L6
L5
C17
4.7n
C32
L7
C19
C25
C31
MODIN 100n
FSK
S-K
C4
470
R4
C2
100
1
C1
R3
C1
R2
THS330
C3
*
10n
51
C10
1u
100n
*
C6
1n
R7
100n
51
C5
470
L1
R1
C5
10n
250u
C6
C2
100nF
R17
470
C1
100n
100n
C2
C24
100n
C1
C13
C12
C4
10k
10n
1u
100n
R23
C16
R26
10n
C3
47
0
R13
C6
C8
R20
100n
R2
10k
C23
R4
C21
100n
Projekty AVT
sieci, przy pominięciu auto-
Wykaz elementów
transformatora. Podczas jej
Rezystory C7 . . . . . . . . . . . . . . . . . . . . 1000µFV
Uwaga! Podczas uruchamiania i użyt- włączenia następuje silny
R1 . . . . . . . . . . . . . . . . . . . . . . . 18k© Półprzewodniki
kowania układu w jego obwodach wystę- impuls prądowy, który przy
R2,R3 . . . . . . . . . . . . . . . . . . . . .15© D1 . . . . . . . . . . . . . . . . . . . . . UF4001
pują napięcia groz
ne dla życia i zdrowia. podaniu napięcia 230V może
R4 . . . . . . . . . . . . . . . . . . . . . . 1,5k© D2,D3 . . . . . . . . . . . . . . . . . . . . . LED
Osoby niedoświadczone i niepełnoletnie uszkodzić tranzystory steru-
R5,R6 . . . . . . . . . . . . . . . . . 10©/5W D4 . . . . . . . . . . . . . . . . . . . . . 1N4148
mogą wykonać je wyłącznie pod kierun- jące. Stopniowe zwiększa-
R7 . . . . . . . . . . . . . . . . . . . . . . . 47k© M1. . . . . . . . . . . . . . . . . . mostek 50A
kiem wykwalifikowanego opiekuna, na nie napięcia wyjściowego
PR1 . . . . . . . . . . . . . . . . . . . . . 100k© T1,T2. . . . . . . . . . . . . . . IFRPS40N60
przykład nauczyciela. pozwala na bieżąco kontro-
Kondensatory U2 . . . . . . . . . . . . . . . . . . . . . . IR2153
lować pobierany prąd i eli-
C1 . . . . . . . . . . . . . . . . . . 10µF/400V PozostaÅ‚e
minuje ryzyko uszkodzenia
C2 . . . . . . . . . . . . . . . . . . . . . . 100µF C,L,L1 . . . . . . . . . . . . . .* - patrz tekst
stotliwość rezonansowa, a tym samym pobie- urządzenia.
C3,C4 . . . . . . . . . . . . . . . . 2,2nF/2kV Z1,Z2. . . . . . . . . . . . . . . . . . . . . ARK2
rany prąd, będzie ulegał niewielkiej zmianie. Na załączonych fotogra-
C5,C6 . . . . . . . . . . . . . . . . 4µF/400V Z6 . . . . . . . . . . . . . . . . . . . ARK2 maÅ‚y
Przedstawiona nagrzewnica była zasilana fiach zaprezentowano przykła-
Płytka drukowana jest dostępna
z autotransformatora o mocy maksymalnej dy nagrzewanych przedmio-
w sieci handlowej AVT jako kit szkolny AVT-2940.
1kW i taką moc udało mi się wykorzystać. tów. Nawet tak duże elementy
Tranzystory sterujące przy takim chłodzeniu jak śruby o średnicy 20mm
nie grzały się mocno, co świadczy o możli- rozgrzewają się do czerwoności w przecią- nicę. Urządzenie jest zasilanie bez separacji
wości dalszego zwiększenia mocy. Niestety, gu jedynie kilku sekund. Niektóre ze zdjęć galwanicznej od sieci, co stwarza niebez-
ponieważ nie posiadam autotransformatora o przedstawiają pierwszą wersje nagrzewnicy w pieczeństwo porażenia. Z tego względu
większej mocy, nie mogłem tego sprawdzić innej obudowie i ze spiralą wykonaną z drutu zarówno przy budowie, jak i uruchamianiu
w praktyce. miedzianego. należy zachować szczególną ostrożność.
Warto podkreślić, że niezalecane jest Na zakończenie chciałbym ostrzec wszyst- A
ukasz Plis
uruchamianie nagrzewnicy bezpośrednio z kich, którzy zechcą zbudować taką nagrzew- [e-mail]
CiÄ…g dalszy ze strony 20
IC1, IC2 . . . . . . . . NE5532 IC1 . . . . . . AT91SAM7S64 . . . . . . . . . . . złącze ARK2
Wykaz elementów
L1 . . . . . . . . dÅ‚awik 100µH IC2 . . . . . . . TC1264 3.3V TSH330
Moduł DDS US1 . . . . . . . . . . . AD9854
JP1,JP2,ZAS . . . . . goldpin T1,T3-T6 . . . . . . . . BC547 R1 . . . . . . . . . 220© 0603
R1-R4 . . . . . . .33k© 1206 L1 . . . . . . . . . . . . . 100µH
ModuÅ‚ procesora T2 . . . . . . . . . . . . . BC557 R2 . . . . . . . . . 100© 0603
R5 . . . . . . . . . 4,7k© 0805 L2 . . . . . . . . . . . . . . 47nH
Wszystkie elementy poza
R1,R7,R8,R24,R25 . . . . . . Q1 . . . . . .rezonator 16MHz R3,R7 . . . . . . . 51© 1206
R6 . . . . . . . . . . .1k© 0805 QG1. . . . . gen. 28,322MHz
gniazdem śrubowym ARK2,
. . . . . . . . . . . .1,5k© 0603 L1 . . . . . . . . dÅ‚awik 100µH R4,R5 . . . . . . 470© 0603
R7 . . . . . . . . . 220© 0805 S-K,CON,FSK. . . . . . .goldpin
kondensatorem elektroli-
R2-R5,R14-R16. . 47k© 0603 S1,S2 . . . . . . mikroswitch C1 . . . . . . . . . . . 1µF 1210
R8-R11 . . . . . . 51© 1206 X1 . . . . . . . . . zÅ‚Ä…cze ARK
tycznym C7 oraz dławikiem R6,R12,R13,R18,R19. . . . . Rs232,MODIN,D_IN,D_ C2,C9 . . . . . . . 10nF 0805
R12-R15 . . . . . . . . .2,2k© X2,X3. . . . . . nie montować
. . . . . . . . . . . 4,7k© 0603 OUT,CTRL,DDS, C3-C5,C8 . . . 100nF 1206
C1-C8 . . . . . . . 10nF 0805 Filtr ARB
L1 to elementy SMD, co
R9,R20-R23. . .10k© 0603 DATA,JTAG . . . . . . goldpin C6,C11 . . . . nie montować
C9,C10 . . . . . .2,2nF 0603 R1,R2,R6,R11,R12 . . . 10k©
jest oczywiście zrozumi-
R10 . . . . . . . . .22k© 0603 X1 . . . . . . . . . zÅ‚Ä…cze ARK2 C7 . . . . . . . . . . . . . . 47µF
C11-C14 . . . . 100nF 1206 R3,R7,R13 . . . . . . . 100k©
ale ze względu na zakres
R26 . . . . . . . . 470© 0603 Rozdzielacz X1,X3. . . . . .opis w tekÅ›cie
C15,C16,C36. . . . .47µF/16V R4,R5 . . . . . . . . . . .6,8k©
częstotliwości, w jakich
C1,C2,C6,C12 100nF 1206 R1 . . . . . . . . . 470© 0603 X2 . . . . . . . . zÅ‚Ä…cze ARK2
C17 . . . . . . . . 4,7µF 1206 R8,R9 . . . . . . . . . . .2,2k©
pracuje ten ukÅ‚ad. Blok bu- C18 . . . 220nF+100nF 1206 R10 . . . . . . . . . . . . .6,8k©
C15,C20-C24 . .100nF 1206 C1,C6 . . . . . . 100nF 1206 Zasilacz
C3,C5 . . . . . . . . 1µF 1210 C2,C5 . . . . . . . 10nF 0805 C1 . . . . . . . . . 2200µF/25V
C19-C26 . . . . . 22pF 0805 C1,C10,C12. . . . . . .100nF
fora został połączony z płytką
C4,C7,C8,C25 . . 10nF 0805 C3 . . . . . . . . . 470pF 0603 C2,C3 . . . . . . . . . . .100nF
C27,C30 . . . . .4,7pF 0805 C2,C3 . . . . . . . . . . . 2,2nF
syntezy przewodem kon-
C9,C10 . . . . . . . . . . .10pF C4 . . . . . . . . . . . . . 220µF C4 . . . . . . . . . . . . . 220µF
C28,C31 . . . . .6,8pF 0805 C4 . . . . . . . . . . . . . .470pF
centrycznym 50© RG58U.
C11,C19 . . . . . . 1nF 0603 L1 . . . . . . . . . . . . . 250µH D1,D2 . . . . . . . . . 1N4007
C29,C32 . . . . . 10pF 0805 C5 . . . . . . . . . . . . . .100pF
Połączenie z gniazdem BNC
C13 . . . . . . . . . . 220µF/16 L2,L3. . . . . . . . . . . 100µH IC1 . . . . . . . . . . . . . .7805
C33,C35 . . . . . . . . .100nF C6,C8,C9. . . . . . . . . 10µF
X3 także wykonano tym
C14 . . . . . . . . . . . 47µF/16 LED . . . . . dioda LED niebieska X1-X3 . . . . . . zÅ‚Ä…cza ARK2
C34 . . . . . . . . . 220µF/16V C7 . . . . . . . . . . . . . . . .1nF
C17,C18 . . . . . . . . . 4,7nF TSH,X1,ARM,ARB,DDS . . .
samym przewodem. KażdÄ… IC1 . . . . . . . TC1264 3.3V C11 . . . . . . . . . . . . . 47µF
linię transmisyjną pomiędzy jkolwiek składowej zmiennej, która mogłaby
Płytka drukowana jest dostępna
buforem a obciążeniem (rezystor 50© kanaÅ‚u pogorszyć parametry ukÅ‚adu. Poszczególne
w sieci handlowej AVT jako kit szkolny AVT-2941.
wejściowego oscyloskopu lub analizatora bloki podpięte są w następujący sposób:
widma) powinno się wykonywać stosownym Gniazdo DDS  blok syntezy DDS. eratora, poprzez modulacje cyfrowe, z wyko-
przewodem o impedancji 50©. UkÅ‚ad zasilany Gniazdo ARM  blok sterownika mikroproce- rzystaniem przebiegu prostokÄ…tnego TTL po-
jest napięciem 5V, podawanym na złącze X2, sorowego. dawanego na wejścia FSK, S-K, kończąc na
pobór prądu wynosi ok. 20mA. Płytka została Gniazdo TSH  blok wzmacniacza modulacjach analogowych (przebieg sinusoi-
przykręcona trzema śrubami M3 do większej wyjściowego dla syntezy DDS. dalny, muzyka itp.)  złącze MODIN.
płytki laminatu miedziowego. Gniazdo ARB  blok filtru i wzmacniacza Test zmontowanego urządzenia przeprowadza
Układy zasilania. Oba układy zostały za- generatora arbitralnego. się poprzez sprawdzenie obecności zadanych
montowane na płytkach pokazanych na Na początku montażu warto zmontować tylko sygnałów na wyjściach urządzenia. Do syn-
rysunkach 16 i 17. Jedynie dioda LED została układ sterowania oraz blok syntezy DDS. chronizacji oscyloskopu z urządzeniem można
wyprowadzona na przedni panel za pomocą Umożliwi to od razu sprawdzenie poprawności wykorzystać złącze oznaczone jako D_OUT,
dwużyłowego przewodu. Ścieżki zasilające są działania obu płytek. Następnie można pozwoli ono zaobserwować skomplikowane
odpowiednio grube, aby zapewnić możliwie zmontować zasilacz, stopień wyjściowy z sygnały np. 16-QAM. Oscyloskop powin-
niski spadek napięcia na ich rezystancji układem TSH330 oraz filtr generatora arbi- ien wtedy pracować w trybie single-trigger z
oraz zminimalizować przenikanie tętnień z tralnego. Do uruchomienia układu niezbędny wyzwalaniem ze złącza D_OUT.
sąsiednich modułów. Duża liczba konden- będzie oscyloskop oraz generator funk-
satorów stałych oraz elektrolitycznych ma cyjny. Testowanie należy przeprowadzić od Rafał Stępień
zapewnić napięcie zasilania pozbawione jakie- sprawdzenia poprawności pracy samego gen- [e-mail]
M
a
j
2
0
1
0
El ekt roni ka dl a Wszyst ki ch Maj 2010
23
23