PODSTAWY
UKA
ADÓW
PROGRAMOWALNYCH
WYKA
AD (10h)  zaliczenie na ocenę
dr inż. Rafał SZYMANOWSKI (17/45)
LABORATORIUM (8h, 2 spotkania po 4h)  ocena
Projekty z użyciem układów programowalnych
Kartkówki (teoria + kody w VHDL)
1
1
ZAGADNIENIA
1. Budowa programowalnych struktur logicznych (PLD)
2. Złożone programowalne struktury logiczne (CPLD)
3. Programowalne matryce bramkowe /komórkowe/ (FPGA)
4. Proces projektowania w strukturach programowalnych
5. Systemy projektowe
6. Zasady projektowania
7. Programowanie i testowanie
8. Opis układów cyfrowych w języku VHDL
9. Przykładowe projekty
2
2
LITERATURA
J. Kalisz
Podstawy elektroniki cyfrowej
WKA
2007, wydanie 5
2002, wyd. 4 1998, wyd. 3
J. Majewski, P. Zbysiński
Układy FPGA w przykładach
BTC 2008, wydanie 1
3
3
LITERATURA
P. Zbysiński, J. Pasierbiński
Układy programowalne, pierwsze kroki
BTC 2002, wydanie 2
J. Pasierbiński, P. Zbysiński
Układy programowalne w praktyce
WKA
2002, wydanie 2
J. Kalisz (red.)
Język VHDL w praktyce
WKA
2002
4
LITERATURA
Kevin Skahill
Język VHDL
Projektowanie programowalnych układów logicznych
WNT 2001
Mark Zwoliński
Projektowanie układów cyfrowych z wykorzystaniem
języka VHDL
WKA
2007, wydanie 2
M. Barski, W. Jędruch
Układy cyfrowe
Podstawy projektowania i opis w języku VHDL
Wyd. Politechniki Gdańskiej 2007
5
5
LITERATURA (internetowa)
e-book: link.springer.com
J. O. Hamblen, ...
Rapid Protoryping of Digital Systems
Springer 2008
Producenci:
www.xilinx.com
www.altera.com
www.latticesemi.com
www.actel.com
www.quicklogic.com
www.atmel.com
6
6
Klasyfikacja scalonych
układów cyfrowych
7
Klasyfikacja układów programowalnych
( PLD  Programmable Logic Device )
PROGRAMOWANIE
STRUKTURA
/ KONFIGURACJA
1. PLA
1. EPROM
2. PROM
2. EEPROM
3. PAL
3. FLASH
4. GAL
4. SRAM
5. CPLD
5. FUSE
6. FPGA
6. ANTIFUSE
8
Podstawowe cechy układów
programowalnych
" Proces technologiczny
" Architektura programowalnych połączeń
" Architektura bloku logicznego
" Architektura bloku wejścia / wyjścia
" Sposób programowania
9
Typowy układ kombinacyjny
2
y0 = x2 + x0
2 2 2 2 2 2
y1 = x2x1x0 + x2x1x0 + x2x1x0 + x2x1x0
10
Zatem...
11
Zatem...
12
...
13
Struktura PLA
Programmable Logic Array
14
Struktura PROM
Programmable ROM
15
Struktura PAL
Programmable Array Logic
16
PAL16L8
L  Logic
17
PAL16R8
R  Register
18
PAL16R6
19
PAL16R4
20
Struktura GAL
Generic Array Logic
21
Typowa struktura makrokomórki
22
GAL16V8
OLMC  Output Logic
Macrocell
23
GAL16V8
24
GAL16V8
konfiguracje OLMC
25
GAL22V10
OLMC
26
A
ączniki konfiguracyjne
FUSE  łączniki bezpiecznikowe, przed
zaprogramowaniem wszystkie są
zwarte, programowanie to  przepalenie
w celu uzyskania przerwy
ANTIFUSE  łączniki antybezpiecznikowe,
początkowo wszystkie są rozwarte,
programowanie to  przepalenie
w celu uzyskania zwarcia
27
EPROM, EEPROM, FLASH  łączniki to tranzystory MOS,
ich stan zależy od stanu komórki
pamięci nieulotnej, stąd uzyskano
pamiętanie konfiguracji po wyłączeniu
napięcia zasilania układu
28