LABORATORIUM UKŁADÓW ELEKTRONICZNYCH
Ćwiczenie 2
REJESTRY
Wprowadzenie
Tematem ćwiczenia są układy wielobitowych rejestrów cyfrowych, stosowanych w układach i systemach cyfrowych. Pierwsza część ćwiczenia polega na obserwacji reakcji 4 - bitowego rejestru przesuwającego z wejściem i wyjściem szeregowym lub równoległym na różne kombinacje sygnałów sterujących, a także badaniu rejestrów przesuwającego w układzie licznika Johnsona. W drugiej części ćwiczenia badane są możliwości funkcjonalne scalonego adresowanego rejestru 40724, wykonanego w technologii CMOS.
Do wykonania ćwiczenia potrzebne są następujące przyrządy pomocnicze:
Wkładka DN131A,
Wkładka DM131B,
Generator zegarowy SN3311,
Czterowyjściowy generator stanów logicznych TTL SN1222.
Opis techniczny wkładek pomiarowych
Wkładka DN131A
Wkładka DN131A zawiera czterobitowy rejestr złożony z przerzutników J-K, wyposażony dodatkowo w bramki logiczne umożliwiające równoległy wpis oraz odczyt zawartości rejestru.
Schemat ideowy tej wkładki przedstawiony jest na rys.1. bramki 1 - 4 służą do równoległego wpisywania informacji do rejestru. Wpis liczby podanej na wejścia równoległe (parallel input) A, B, C, D umieszczone na płycie czołowej następuje w chwili, gdy z równolegle połączonych wejść bramek NAND zostanie, poprzez naciśnięcie klawisza „write”, usunięty stan „0”. Podanie stanu „1” na wejścia równoległe, sygnalizowane jest przez świecenie odpowiednich diod LED (D1 - D4). Bramki 5 - 8 umożliwiają w podobny sposób odczyt zawartości rejestru. Diody D5 - D8 sygnalizują stan poszczególnych przerzutników, przy czym świecenie diody odpowiada stanowi „1” odpowiedniego wyjścia Q.
Rys. 1 Schemat ideowy wkładki DN131A
Dodatkowo na płytce znajduje się przełącznik suwakowy R - C, umożliwiający zbudowanie z rejestru czterobitowego licznika pierścieniowego Johnsona. W tym przypadku jest to licznik modulo 8. Licznik ten działa w ten sposób, że do pierwszego przerzutnika wpisywany jest stan przeciwny do stanu wyjścia D. W rezultacie cykl liczenia wygląda tak, jak podano w tablicy stanów (tabela 1). Płytę czołową oraz rozmieszczenie elementów układu pokazano na rys. odpowiednio 2 i 3.
Tabela 1. Tablica stanów licznika Johnsona
Nr cyklu Zegar |
Wyjścia |
|||
|
A |
B |
C |
D |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
2 |
1 |
1 |
0 |
0 |
3 |
1 |
1 |
1 |
0 |
4 |
1 |
1 |
1 |
1 |
5 |
0 |
1 |
1 |
1 |
6 |
0 |
0 |
1 |
1 |
7 |
0 |
0 |
0 |
1 |
8 |
0 |
0 |
0 |
0 |
Rys. 2 Rysunek płyty czołowej wkładki DN131A
Rys. 3 Rozmieszczenie elementów na płytce wkładki DN131A
Wkładka DM131B
Wkładka DM131B zawiera dwa układy rejestrów: rejestr CMOS 40724 oraz rejestr TTLS 8212.
Zasilanie układu 8212 oraz 40724 przełączane jest za pomocą przełącznika suwakowego „select” umieszczonego na płycie czołowej wkładki.
Rejestr 40724 zawiera osiem przerzutników typu zatrzask (latch) z niezależnymi ośmioma wyjściami od Q1 - Q8 (równoległe wyjścia danych) i jednym wspólnym wejściem D1 (szeregowe wejście danych), dołączonym do gniazda „control 4” na płycie czołowej. Każdy z przerzutników może być indywidualnie adresowany 3 - bitowym słowem adresowym podanym na wejścia A0 - A2, dołączone do wejść odpowiednio „control 1”, „control 2” oraz „control 3”. Wysoki stan wejścia WE (zezwolenie na zapis) ustawiany suwakowym przełącznikiem na płycie czołowym, zamyka wejścia DI. Wejście CLR (zerowanie) ustawiane przełącznikiem suwakowym CLR na płycie czołowej, w stanie wysokim zeruje zawartość wszystkich ośmiu przerzutników. Stany wyjść Q1 - Q8 wskazywane są za pomocą diod LED odpowiednio D1 - D8, stany wejść WE oraz CLR za pomocą diod odpowiednio D9 i D10. Świecenie diody oznacza stan wysoki odpowiedniego wejścia lub wyjścia.
Rys. 4 Schemat ideowy wkładki DM131B
Płytę czołową oraz rozmieszczenie elementów układu pokazano na rys. odpowiednio 5 i 6.
Rys. 5 Rysunek płyty czołowej wkładki DM131B
Rys. 6 Rozmieszczenie elementów na płytce wkładki DM131B
Wkładka SN1222
Rys. 7 Rysunek płyty czołowej wkładki SN1222
Wkładka pełni rolę czterowyjściowego generatora stanów logicznych. Ustawianie odpowiedniego poziomu logicznego na każdym z wyjść, odbywa się poprzez zmianę położenia przełącznika suwakowego przy każdym z wyjść (A, B, C i D).
Wkładka SN3311
Rys. 8 Rysunek płyty czołowej wkładki SN3311
Wkładka pełni rolę generatora zegarowego z trzema wyjściami: dwoma „outputs” oraz jednym „trig out”. Za pomocą przełącznika suwakowego można generować impulsy automatycznie (prawe położenie), lub wyzwalać je ręcznie (lewe położenie) poprzez wciskanie przycisku „clk” na płycie czołowej.
Przebieg ćwiczenia
Badanie 4-bitowego rejestru przesuwającego z wejściem szeregowym i wyjściem równoległym
Układ pomiarowy należy połączyć w sposób przedstawiony na rys. 9.
Rys. 9 Układ pomiarowy do badania rejestru z wejściem szeregowym i wyjściem równoległym
W celu umożliwienia obserwacji diod świecących D1-D8, zasilanie wkładki należy doprowadzić przy pomocy złącza krawędziowego. Przełącznik R-C we wkładce DN131A należy ustawić w pozycję R (rejestry). Następnie jedno dowolne wyjście generatora stanów logicznych SN1222 należy podłączyć do wejścia szeregowego (serial input) wkładki DN131A. Wyjście generatora stanów logicznych (z wyzwalaniem ręcznym) należy dołączyć do gniazda „clock” wkładki DN131A.
Wpisu do rejestru informacji podanej na wejście szeregowe dokonuje się poprzez naciśnięcie przycisku „clk” w generatorze zegarowym. Poszczególne etapy wprowadzania
4 - bitowego słowa należy umieścić w tabeli:
Tabela 2. Tabela stanów do ćwiczenia 3.1
Nr cyklu |
Wejście szeregowe |
Wyjścia równoległe |
|||
|
|
D5 |
D6 |
D7 |
D8 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Badanie 4-bitowego rejestru przesuwającego z wejściem równoległym i wyjściem szeregowym
Układ pomiarowy należy połączyć w sposób przedstawiony na rys. 10.
Rys. 10 Układ pomiarowy do badania rejestru z wejściem równoległym i wyjściem szeregowym
Połączyć czterema przewodami wyjścia SN1222 do wejść równoległych wkładki DN131A. Wprowadzić zadaną liczbę do rejestru ustawiając ją odpowiednio za pomocą przełączników suwakowych A - D na generatorze stanów logicznych. Po ustawieniu przełączników wpisać do rejestru zadaną liczbę, wciskając przycisk „write”. Odczytać szeregowo z rejestru (diody D5 - D8) wpisaną liczbę przyciskając kolejno przycisk „ck” oraz zapisując dane w tabeli:
Tabela 3. Tabela stanów do ćwiczenia 3.2
Nr cyklu |
Wejście równoległe |
Wyjście szeregowe |
|||
|
D1 |
D2 |
D3 |
D4 |
D8 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Badanie rejestru przesuwającego w układzie licznika Johnsona
W celu wykonania ćwiczenia należy połączyć układ w sposób pokazany na rys. 11. W pierwszym etapie należy zdefiniować stan początkowy licznika Johnsona. Dokonuje się tego analogicznie, jak przy operacji równoległego wpisywania informacji do rejestru. Następnie przełącznik R-C we wkładce DN131A należy ustawić w pozycję C (licznik Johnsona). Kolejne stany wyjść licznika zmieniane są w takt impulsów zegarowych generatora (wyzwalanie ręczne). Wyniki poszczególnych pomiarów zanotować w tabeli według wzoru:
Tabela 4. Tabela stanów do ćwiczenia 3.3
Nr cyklu |
Wyjścia licznika |
|||
|
D5 |
D6 |
D7 |
D8 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Badanie rejestru adresowanego 40724
W celu wykonania ćwiczenia należy połączyć układy zgodnie ze schematem blokowym przedstawionym na rys. 11.
Rys. 11 Układ pomiarowy do badania rejestru adresowanego 40724
W pierwszym etapie realizacji ćwiczenia należy określić tablicę adresów A0-A2 poszczególnych wyjść rejestru, sygnalizowanych za pomocą diod D1-D8. Konieczne jest także skasowanie rejestru, które wykonuje się poprzez podanie stanu wysokiego na wejście „clear” za pomocą przełącznika suwakowego CLR co sygnalizowane jest zapaleniem diody D10.
Następnie przełącznik suwakowy WE należy ustawić w stan wysoki, co sygnalizowane jest świeceniem diody D9. Przełącznik CLR ustawić w stan niski (dioda D10 nie świeci). Na wejście D rejestru podać stan wysoki z generatora stanów logicznych, natomiast na wejścia adresowe A0-A2 podać określoną kombinację adresu. Dokonać wpisu informacji z wejścia D pod adres A0, A1, A2, poprzez ustawienie przełącznika WE w stan niski, a następnie z powrotem w stan wysoki. Czynności powtarzać do momentu wyczerpania wszystkich kombinacji wejść adresowych. Wyniki pomiarów zanotować w tabeli:
Tabela 5. Tabela stanów do określenia tablicy adresów A0-A2
A0 |
A1 |
A2 |
Wyjście rejestru |
0 |
0 |
0 |
|
0 |
0 |
1 |
|
0 |
1 |
0 |
|
0 |
1 |
1 |
|
1 |
0 |
0 |
|
1 |
0 |
1 |
|
1 |
1 |
0 |
|
1 |
1 |
1 |
|
Drugi etap polega na wprowadzeniu do rejestru, krok po kroku, 8-bitowej liczby podanej przez prowadzącego. Wyniki poszczególnych etapów wpisywania liczby do rejestru należy zanotować w tabeli według wzoru:
Tabela 6. Tabela stanów ilustrująca wprowadzanie 8-bitowej liczby do rejestru
Nr cyklu |
Wejścia adresowe |
Wejście informacyjne D |
Diody |
|||||||||
|
A0 |
A1 |
A2 |
|
D1 |
D2 |
D3 |
D4 |
D5 |
D6 |
D7 |
D8 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
2 |
|
|
|
|
|
|
|
|
|
|
|
|
3 |
|
|
|
|
|
|
|
|
|
|
|
|
4 |
|
|
|
|
|
|
|
|
|
|
|
|
5 |
|
|
|
|
|
|
|
|
|
|
|
|
6 |
|
|
|
|
|
|
|
|
|
|
|
|
7 |
|
|
|
|
|
|
|
|
|
|
|
|
8 |
|
|
|
|
|
|
|
|
|
|
|
|
9 |
|
|
|
|
|
|
|
|
|
|
|
|
10 |
|
|
|
|
|
|
|
|
|
|
|
|
Każdy kolejny cykl kończy się z chwilą dokonania wpisu informacji z wejścia D do przerzutnika znajdującego się pod adresem A0-A2, poprzez ustawienie przełącznika WE w stan niski, a następnie z powrotem w stan wysoki.
Zgodnie z postacią zadanej 8-bitowej liczby, należy tę liczbę wpisywać bit po bicie (w sumie 8 cykli), zapisując w tabeli kolejno: numer cyklu, stan wejść adresowych A0-A2, stan wejścia informacyjnego D oraz stan poszczególnych wyjść rejestru (diody D1-D8) w danym cyklu. Realizując prawidłowo całą operację wpisywania, zadana liczba powinna być umieszczona w rejestrze w momencie zakończenia 8 cyklu.
Literatura
J. JAKUBIEC - Technika cyfrowa i mikroprocesorowa w ćwiczeniach laboratoryjnych.
J. Kalisz - Podstawy elektroniki cyfrowej, WKiŁ, Warszawa 2002 .
P. Górecki - Układy cyfrowe, pierwsze kroki, Wydawnictwo BTC, Warszawa 2004.
J. Piecha - Elementy i układy cyfrowe, PWN, Warszawa 1990
T. Traczyk - Układy cyfrowe. Podstawy teoretyczne i metody syntezy, WNT, Warszawa 1986
W. Głocki - Układy cyfrowe, WSZiP, Warszawa 2002