MIKROKONTROLER 80C552- oprócz standardowych zasobów kontrolera 8051 zawiera w sobie dodatkowe elementy takie jak: interfejs I2C, dodatkowe 128 bajtów pamięci danych, dwa dodatkowe porty we/wy, 10 bitowy przetwornik A/C, 2 przetworniki C/A. Pamięć danych i programu- oprócz wszystkich właściwości pamięci z MK 8057 posiada również 128 bajtów wew. pamięci danych pod adresami 128-255. Blok rejestrów specjalnych SFR może być adresowany jedynie bezpośrednio natomiast te dodatkowe 128 bajtów tylko indeksowo przy użyciu rejestrów R0 i R1. Tak MK stwierdza czy dane odwołują się do bloku SFR czy do dodatkowej pamięci. Różnicą jest to że posiada on nie 4 kB a 8 kB wew. pamięci programu. Zwiększony również został obszar pamięci przeznaczony na procedury obsługi przerwania. Rejestry specjalne- został rozbudowany, zajmuje blok pamięci danych o adresach 80H do 0FFH. Układ transmisji szeregowej- identyczny jak w 8051, zmienione zostały tylko oznaczenia rejestrów sterujących (zamiast SBUF jest S0BUF, zamiast SCON jest S0CON). Zmiany te są spowodowane obecnością drugiego układu transmisji szeregowej (wyspecjalizowanego do obsługi transmisji zachodzącej w standardzie I2C). Interfejs I2C z pamięci. Porty we/wy Port P0, P2, P3 pełnią funkcję identyczne jak w 8051 natomiast P1(P1.0-P1.3) obsługują sygnały CT0I - CT3I natomiast linie P1.4 oraz P1.5 odpowiadają sygnałom T2 i RT2 układu czasowego T2, zaś linie P1.6 i P1.7 tworzą linię magistrali I2C. Port P4- podczas pracy standardowej jako we/wy zasada działania jest taka sama jak dla innych portów. Podczas realizacji dodatkowej funkcji port jest wykorzystany jako wyjście sygnałów generowanych przez układ CCU (P4.0 - P4.5 odpowiadają sygnałom CMSR0- CMSR5, natomiast linie P4.6 i P4.7 odpowiadają sygnałom CMT0 i CMT1). Port 5- może pracować wyłącznie jako wejście. Zapis danej do rejestru P5 nie daje żadnych efektów. Sygnał z wyprowadzenia zew. jest podawany na wew. magistralę za pośrednictwem bufora z wejściem Schmitta co pozwala na pozbawiony zakłóceń odczyt. Możliwość odczytania stanu logicznego panującego na wyprowadzeniu portu jest dodatkową funkcją port P5, gdyż jego podstawowym zadaniem jest dostarczanie sygnału analogowego z wyprowadzenia do wew. przetwornika A/C MK. Przetwornik A/C- jest przetwornikiem 10 bitowym w którym przetwarzanie A/C jest dokonywane metodą sukcesywnej aproksymacji, czyli przez określenie wartości kolejnych bitów wyniku na drodze porównywania napięcia mierzonego z napięciem uzyskiwanym z przetwornika cyfrowo-analogowego. Liniami wejściowymi przetwornika są linie portu P5. Do współpracy z MK służą 2 rejestry ADCON ( o adresie C2H) o ADCH ( o adresie C3H). ADCH zawiera wartość będącą wynikiem operacji przetwarzania A/C, natomiast ADCON jest rejestrem sterującym. Cykl przetwarzania wyzwalana jest przez ustawianie bitu ADCS ( może być on ustawiony programowo lub sprzętowo). Sprzętowe wyzwalanie przetwornika może być zablokowane za pomocą bitu ADX. Zakończenie konwersji sygnalizowane jest ustawieniem wskaźnika przerwania ADCI. Wybór wejścia analogowego należy określić przed rozpoczęciem konwersji za pomocą bitów AADR2- AADR0. Przetwornik C/A typu PWM- MK 80C552 wyposażony jest w 2 wejścia PWM o programowalnej częstotliwości przetwarzania i wypełnienia generowanych przebiegów. Pracą układów PWM sterują następujące rejestry: PWMP (rejestr częstotliwości pracy wyjść PWM), PWM0(rejestr współczynnika wypełnienia na wyjściu) oraz PWM1. Częstotliwość powtarzania impulsów jest wspólna dla obu wyjść i jest regulowana za pomocą programowanego dzielnika częstotliwości zegarowej MK którego wyjście jest połączone z wejściem licznika MOD 255. Układ przerwań- jest rozbudowany w stosunku do 8051, ma do obsłużenia więcej urządzeń, zgłaszających w sumie 15 przerwań. Z tego względu posiada rozbudowany zespół rejestrów specjalnych odpowiedzialnych za konfigurację układu przerwań natomiast wskaźniki przerwań znajdują się najczęściej w rejestrach sterujących odpowiednich układów.