1. Który z wymienionych przerzutników ma zabronioną kombinację dwóch jedynek?

1. Przerzutnik typu JK

2. Przerzutnik typu DT

3. Przerzutnik typu 2T

4. Każdy typu Master-Slave

5. Przerzutnik typu RS

6. Przerzutnik typu T

2. Pierwszym krokiem w procesie projektowania automatu synchronicznego jest:

1. wybór typu przerzutników

2. znalezienie funkcji wzbudzeń przerzutników

3. wyznaczenie tablic przejść i wyjść

4. kodowanie tablicy przejść

5. wyznaczenie funkcji realizujących tablice przejść i wyjść

6. minimalizacja liczby stanów automatu

3. Układy sekwencyjne zwane są inaczej:

1. Automatami

2. Grafami

3. Złożonymi układami kombinacyjnymi

4. Układami logicznymi

5. Aparatami Moore'a

6. Tablicami przejść

4. Przerzutniki to:

1. elementarne trzystanowe układy sekwencyjne typu Moore'a

2. elementarne dwustanowe układy sekwencyjne typu Moore'a

3. elementarne jednostanowe układy sekwencyjne typu Moore'a

4. elementarne trzystanowe układy sekwencyjne typu Mealy'ego

5. elementarne dwustanowe układy sekwencyjne typu Mealy'ego

6. elementarne jednostanowe układy sekwencyjne typu Mealy'ego

5. Każdą funkcję boolowską można zrealizować technicznie wyłącznie za pomocą:

1. bramek logicznych NOR

2. bramek logicznych EX-OR

3. bramek logicznych AND

4. bramek logicznych NAND

5. bramek NOR lub NAND

6. dowolnej z powyższych bramek

6. Poniższy układ realizuje funkcję:

1. 
   ~x₂+x₁+x₃

2. ~x₁+x₂+x₃~x₄

3. x₁+x₂+x₃~x₄

4. x₂+~x₃~x₄

5. x₁+x₃+x₂x₄

6. x₁+~x₂+~x₃x₄

7. Minimalna postać normalna sumy dla poniższej siatki Karnaugha jest następująca:

1. 
   ~x₁x₂+x₁~x₃+x₁~x₂

2. x₁~x₂+~x₁x₃+~x₁x₂

3. x₁~x₂+~x₁x₂+~x₂x₃

4. ~x₁x₂+x₁~x₂+x₂x₃

5. ~x₁x₂+x₁x₂~x₃+x₁~x₂

6. ~x₁~x₂+x₁x₂x₃

8. Poniższy rysunek przedstawia licznik

1. 
   modulo 2

2. modulo 3

3. modulo 4

4. modulo 8

5. modulo 12

6. modulo 16

9. Przerzutnik realizujący funkcję Q^t+1=~Q^t to:

1. przerzutnik asynchroniczny typu t

2. "dwójka licząca"

3. licznik modulo 2

4. dzielnik częstotliwości przez 2

5. wszystkie z powyższych

6. tylko b, c ,d

10. Dysponując przerzutnikiem JK można wykonać z niego przerzutnik D gdy:

1. na wejście K będzie podawane 0

2. na wejście K będzie podawane 1

3. do wejścia K dołączymy negator

4. do wejścia K dołączymy bramkę NAND

5. połączymy wejścia J i K

6. żadne z powyższych

11. Przy projektowaniu układów typowo synchronicznych nie powinno się stosować przerzutników:

1. synchronizowanych zboczem narastającym

2. synchronizowanych zboczem opadającym

3. synchronizowanych poziomem

4. można stosować wszystkie!

5. master-slave

6. przerzutników złożonych

12. Jedną z różnic pomiędzy synchronicznym przerzutnikiem RS a JK jest:

1. nie ma różnic

2. różne "zachowanie się" przy podaniu na wejścia dwóch "jedynek"

3. odmienne "zachowanie się" przy podaniu na wejścia dwóch "zer"

4. różne "zachowanie się" przy podaniu na wejścia "zera" i "jedynki"

5. różne "zachowanie się" przy podaniu na wejścia "jedynki" i "zera"

6. różne zachowanie się niezależnie od wartości wejść

13. Wskaż wyrażenie fałszywe :

1. 
   ( a * b ) + c = a * ( b + c )

2. a * 1 = a

3. ~ ( a * b ) = ~a + ~b

4. a * ( a + b ) = a

14. Poniższy układ realizuje funkcję boolowską:

1. x₁+x₂

2. x₁+ ~x₂

3. 
   2x₁x₂

4. x₁x₂

15. Poniższy układ realizuje funkcję boolowską:

1. x₁+x₂(x₁+x₃)

2. x₁x₂+x₃x₂

3. 
   (x₁+x₂)x₃

4. (x₁+x₂)(x₂+x₃)

16. Poniższy układ realizuje funkcję boolowską:

1. x₁ ~x₂ + ~x₁ x₂

2. x₁x₂

3. x₁ ~x₂

4. x₁ x₂+ ~x₁ x₂

17. Wskaż najbardziej precyzyjne zdanie: "Kombinacyjny układ logiczny to taki, w którym..."

1. ...stan wyjść zależy od stanu wejść w danej chwili

2. ...stan wyjść zależy tylko i wyłącznie od stanu wejść w danym momencie

3. ...informacja z wejścia podawana jest po czasie 't' na wyjście

4. ...informacja z wejścia podawana jest na wyjście w krótkim czasie

18. Wynikiem równości ~w + ~z + (x+wz)(v+z) jest ostatecznie:

1. z

2. 0

3. 1

4. x

19. Zapis ab+ ~a ~b + bc jest równoważny zapisowi:

1. ab + ~a~b + ~ac

2. c + b * ~a

3. (a+b)c

4. a + a ~b + ~ac

20. Zapis ab+~ab~c+bc równy jest:

1. 0

2. 1

3. ~b

4. b

21. Podstawowy przerzutnik RS (asynchroniczny) zbudowany jest z:

1. dwóch bramek OR

2. dwóch bramek NOR

3. trzech bramek AND

4. dwóch bramek NAND

22. Hazardem w technice cyfrowej zwykło się nazywać :

1. przypadek wystąpienia na wyjściu US (układu synchronicznego) licznej grupy "jedynek"

2. wykorzystanie układów scalonych w produkcji gier liczbowych

3. fizyczne opóźnienia "wnoszone" przez bramki logiczne

4. "stany zabronione" w przerzutnikach typu JK

23. Zapis a~b+c+(~a+b)~c jest równy:

1. 0

2. 1

3. ac

4. bc

24. Zapis (a~b+c)(~a+b)~c jest równy:

1. 0

2. 1

3. ac

4. bc

25. Zapis (ab) c równoważny jest zapisowi:

1. abc

2. ~c (ab)

3. (ac)b

4. (bc)~a

26. Mając do dyspozycji przerzutnik synchroniczny JK, chcąc na wyjściu przerzutnika w dalszym ciągu mieć 0 należy "przypisać" następujące wartości parametrom:

1. Cl=Pr=0 J,K dowolne

2. Cl=Pr=1 J,K dowolne

3. Cl=Pr=0 J=0 , K=1

4. Cl=Pr=1 J=0 , K dowolne

27. 
    Jeżeli na wejście przerzutnika asynchronicznego RS podamy wartość 0, to na wyjściach Q i ~Q otrzymamy wyłącznie:

1. dwie jedynki

2. dwa zera

3. 0 i 1 lub 1 i 0

4. jest to "stan logicznie zabroniony"

28. Konfiguracja układu "dwójki liczącej" (gdzie Pr=Cl=1) jest pokazana na rysunku:

1. A, B, C, D

2. A, C, D

3. tylko C

4. na każdym

29. Wejścia zegarowe posiadają:

1. tylko przerzutniki asynchroniczne

2. wyłącznie przerzutniki synchroniczne

3. przerzutniki RS zbudowane z bramek NOR

4. przerzutniki zbudowane z bramek NAND

30. Jeśli na wejście przerzutnika RS podamy odpowiednio 0 i 1 to na wyjściach Q i ~Q otrzymamy na przykład:

1. 
   odpowiednio 1 i 0

2. odpowiednio 0 i 1

3. wyłącznie same zera

4. tylko same jedynki

31. Poniższy układ realizuje funkcję:

1. x₁+x₂

2. x₁x₂

3. x₁x₂

4. x₁-x₂

32. Jeżeli na przerzutnik asynchroniczny
    o dwóch wejściach podamy dwa zera to na wyjściu otrzymamy:

1. również dwa zera

2. tylko dwie jedynki

3. 0 i 1 lub 1 i 0

4. jest to "stan logicznie zabroniony"

33. Tzw. składowe obojętne funkcji oznaczane najczęściej poprzez "-" podczas minimalizacji formuł boolowskich należy:

1. zawsze pomijać

2. uwzględniać tylko wtedy, gdy jest to korzystne

3. dać sobie spokój z minimalizacją - w tym konkretnym przypadku jest ona niewykonalna!

4. wszystkie uwzględnić, tzn. każdą zaliczyć do jakiejś utworzonej grupy

34. Tworząc grupę o ośmiu kratkach w siatce Karnaugha czterech zmiennych możemy wyrugować w opisie tej grupy:

1. jedną zmienną

2. dwie zmienne

3. trzy zmienne

4. cztery zmienne

35. Bramka EXOR dwuwejściowa, na której wejściach jest sygnał x oraz stała 1 realizuje:

1. stałą 1

2. ~x

3. x

4. stałą 0

36. Multiplekser służy do:

1. wyboru jednego z kilku sygnałów wejściowych i przekazania go na wyjście układu

2. przenoszenia sygnałów z wejścia na wyjście bez jakichkolwiek opóźnień

3. "wielokanałowego" przesyłu informacji z wejścia na wyjście danego układu

4. przenoszenia sygnału z wejścia na jedno wyjść układ

37. W przypadku licznika, w którym na każde 10 impulsów na wejściu otrzymujemy 3 impulsy na wyjściu, otrzymujemy:

1. licznik modulo 0.3

2. dzielnik częstotliwości przez 3

3. podzielnik 0.3

4. dzielnik 0.3

38. Dekoder jest układem:

1. zmieniającym dowolny kod na kod "1 z n"

2. zmieniającym kod "1 z n" na kod dziesiętny

3. zmieniającym dowolny kod na inny, dowolny kod

4. przekazującym informacje z jednego wejścia na kilka wyjść

39. USB pozwala:

1. podłączyć dokładnie jedno urządzenie

2. podłączyć dokładnie dwa urządzenia

3. połączyć ze sobą wiele komputerów szeregowo

4. podłączyć wiele urządzeń w strukturę drzewiastą

5. podłączyć wiele urządzeń w strukturę łańcuchową

6. podłączyć wiele urządzeń Plug & Play

40. Kontroler przerwań IRQ obsługuje:

1. przerwania zewnętrzne

2. przerwania wewnętrzne

3. obydwa powyższe

4. przerwania programowe

5. wszystkie trzy

6. przerwania niemaskowane

41. W komputerach PC procesor uzyskuje dostęp do danych zawartych w pamięci DRAM w pakietach o długości:

1. 1-bita

2. 2-bitów

3. 4-bitów

4. 8-bitów

5. 16-bitów

6. 32-bitów

42. Podstawowa prędkość (1x) odczytu i zapisu danych w dyskach CD-ROM to:

1. 100 KB/s

2. 150 KB/s

3. 200 KB/s

4. 300 KB/s

5. 500 KB/s

6. 1 MB/s

43. W którym roku powstał pierwszy mikroprocesor?

1. 1967

2. 1969

3. 1971

4. 1972

5. 1975

6. 1976

44. Rejestry segmentowe są:

1. 8-bitowe

2. 12-bitowe

3. 16-bitowe

4. 32-bitowe

5. 48-bitowe

6. 64-bitowe

45. Liczba (234)₈ po zamianie na NKB ma postać:

1. 1011 1100

2. 1011 0100

3. 1001 1100

4. 1101 0101

5. 0111 0001

6. 1110 0101

46. Do realizacji UK o czterech wejściach i czterech wyjściach należy zastosować pamięć ROM o pojemności:

1. 8 słów 4-bitowych

2. 16 słów 64-bitowych

3. 16 słów 8-bitowych

4. 8 słów 16-bitowych

5. 4 słowa 4-bitowe

6. 16 słów 4-bitowych

47. Układ 8051 ma portów:

1. 1

2. 2

3. 3

4. 4

5. 5

6. 8

48. Układ przerwań 8051 obsługuje w sumie przerwań:

1. 1

2. 2

3. 3

4. 4

5. 5

6. 8

49. Układ przerwań 8051 obsługuje przerwania na poziomach priorytetu:

1. 1

2. 2

3. 4

4. 8

5. 16

6. 64

50. Cykl maszynowy 8051 składa się z taktów f_XTAL2

1. 2

2. 4

3. 8

4. 12

5. 16

6. 64

51. W jednym cyklu maszynowym 8051 odczyt pamięci programu następuje:

1. raz

2. 2 razy

3. 4 razy

4. 8 razy

5. 16 razy

6. 64 razy

52. Port szeregowy może pracować

1. tylko w jednym trybie

2. w jednym z dwóch możliwych trybów

3. w jednym z trzech możliwych trybów

4. w jednym z czterech możliwych trybów

5. w jednym z ośmiu możliwych trybów

6. w żadnym z powyższych

53. Wskaż prawdziwe zdanie:

1. aby wyzerować mikrokomputer w czasie pracy trzeba utrzymać sygnał zerujący przez 4 cykle maszynowe

2. po włączeniu zasilania konieczne jest utrzymanie stanu wysokiego na wejściu RST/VPD co najmniej 20ms od chwili osiągnięcia przez napięcie zasilania wymaganego poziomu

3. w czasie zerowania systemu zawartość pamięci danych nie zostaje wyzerowana

4. po włączeniu zasilania konieczne jest utrzymanie stanu niskiego na wejściu RST przez czas potrzebny do ustabilizowania się generatora

5. a,b,c,d są fałszywe

6. a,b,c,d są prawdziwe

54. Wskaż fałszywe zdanie: W rozkazach skoków 8051 możliwe jest adresowanie:

1. bezpośrednie, z adresem 16-bitowym

2. bezpośrednie, z adresem 11-bitowym

3. względne, względem PC

4. pośrednie, sumą zawartości akumulatora i rejestru DPTR

5. jedno z a,b,c,d jest fałszywe

6. a,b,c,d są prawdziwe

55. Liczbę 5 na trzech bitach w kodzie Gray'a zapisujemy jako:

1. 101

2. 110

3. 111

4. 001

5. 100

6. 010

---