WOJSKOWA AKADEMIA

TECHNICZNA

LABORATORIUM PODZESPOŁÓW

KOMPUTERÓW CYFROWYCH:

grupa: I8X2S1

prowadzący: dr Jan Chudzikiewicz

słuchacz : Adam Lipiński

Imię i Nazwisko

SPRAWOZDANIE Z PRACY LABORATORYJNEJ ZESTAW 4

Temat: Badanie układów arytmetycznych.

ZAD. 2. Badanie i budowa układu półsumatora jedno bitowego.

Równania logiczne:

A	B	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Tabela 1. Tabela prawdy dla półsumatora

W Multisimie Zbudowałem

projekt półsumatora (Rys.1.1) do którego

podłączyłem oscyloskop, do

styku A podłączyłem sygnał wejściowy,

a na styk B sygnał wyjściowy. W Ten

sposób obliczyłem przybliżone czasy propagacji:

tps=23ns – dla bitu sumy (Rys.1.3)

tpc=31ns – dla bitu przeniesienia (Rys.1.4)

Do zbudowania projektu tylko dwie bramki wiec śmiało można twierdzić że to jest najbardziej wydajne rozwiązanie. Wyprowadzanie wzorów funkcji zakończyłem

na podstawie tabeli prawdy. Wyniki są poprawne (Rys.1.2) a czasy propagacji (Rys.1.3 i 1.4) półsumatora są niskie toteż jest to najlepsze rozwiązanie.

ZAD. 3. Badanie i budowa układu sumatora jedno bitowego

W Multisimie Zbudowałem

projekt półsumatora (Rys.1.1) do którego

podłączyłem oscyloskop, do

styku A podłączyłem sygnał wejściowy,

a na styk B sygnał wyjściowy. W Ten

sposób obliczyłem przybliżone czasy propagacji:

tps=23ns – dla bitu sumy (Rys.3.3)

tpc=31ns – dla bitu przeniesienia (Rys.3.4)

Do zbudowania projektu potrzebne jest sześć bramek, według mnie układ dla zadanych bramek jest zminimalizowany. Wyprowadzanie wzorów zrealizowałem na podstawie tablic Karnaugha (Tabele 3.1. i 3.2) oraz aksjomatów algebry Bool’a. Wyniki są poprawne (Rys.3.2) a czasy propagacji (Rys.3.3 i 3.4) sumatora są niskie toteż jest to dobre rozwiązanie lecz można zbudować wydajniejszy układ na innych bramkach.

Ai Bi Ci-1	Si Ci
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1	0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1

Ci\AB	00	01	11	10
0	0	1	0	1
1	1	0	1	0

Tabela 3.2 Tablica Karnaugha dla bitu sumy

Wyprowadzenie wzoru dla bitu sumy:

Tabela 3.1 Tabela prawdy dla

sumatora 1 bitowego

Wyprowadzenie wzorów funkcji dla bitu przeniesienia:

Ci\AB	00	01	11	10
0	0	0	1	0
1	0	1	1	1

Tabela 3.3 Tablica Karnaugha dla

bitu przeniesienia

ZAD. 3.4. Badanie i budowa układu sumatora 3 bitowego

Sumator 3 bitowy wykonałem na podstawie sumatora 1 bitowego na funktorach EX-OR i NAND zamieniając jeden sumator(Rys 3.1) na układ „Subcircuit” oraz kopiując go i podłączając równolegle (Rys 3.4.3) . Także funkcje dla poszczególnych sumatorów jednobitowych mają taką samą postać jak w zadaniu 3. Do zrealizowania tego układu potrzebne jest 18 bramek logicznych. Wyniki uzyskane za pomocą tego układu są poprawne. A czas propagacji zmierzony dzieki podłączeniu oscyloskopu do układu(Rys. 3.4.3) wynosi:

t_ps= 15ns (Rys 3.4.1)

ZAD. 4. Badanie i budowa układu sumatora 4 bitowego zliczającego w naturalnym kodzie binarnym.

Sumator 4 bitowy wykonałem takim samym sposobem jak sumator 3 bitowy: na podstawie sumatora 1 bitowego na bramkach EX-OR i NAND zamieniając jeden sumator(Rys 3.1) na układ „Subcircuit” oraz kopiując go i podłączając równolegle (Rys 4.2) . Także funkcje dla poszczególnych sumatorów jednobitowych mają taką samą postać jak w zadaniu 3. Do zrealizowania tego układu potrzebne są 24 bramki logiczne. Wyniki uzyskane za pomocą tego układu są poprawne.

ZAD. 5. Badanie sterowania jednostki arytmetyczno-logicznej 74181.

Dla zadanej funkcji sterującej tzn. S3S2S1S0=1110 jednostka arytmetyczno logiczna

wykonuje następujące działanie Dla M=0 wykonuje operacje logiczną gdzie jako x_A oznaczyłem pierwszy wektor

wejściowy, a jako x_B drugi wektor wejściowy oraz wektor zmiany znaku liczby x_c0.

Przy rozwiązywaniu tego zadania opierałem się na książce Cezarego Zielińskiego „Podstawy projektowania układów cyfrowych”.