4 podstawowe bloki składowe komputera modelu von Neumana: 1. Blok arytmetyczno-logiczny 2. I / O 3. Układ sterowania programem 4. Pamięć

6 poziomów abstrakcji opisów systemów cyfrowych: 1. Szósty (najwyższy) - poziom systemu operacyjnego 2. Piąty - poziom ogólnego systemu 3. Czwarty - poziom procesów 4. Trzeci - poziom bloków funkcjonalnych 5. Drugi - poziom logiczny 6. Pierwszy - (najniższy) poziom elektroniczny

Binarne pozycyjne zapisy liczbowe: 1. System kodowania znaku i modułu 2. System uzupełnień do dwóch 3. Zapis dziesiętny kodowany dwójkowo BCD 4. Naturalny kod binarny NKB

Blok kontrolny procesu (PCB): 1. Identyfikator procesu 2. Kontekst procesu 3. Informacje sterujące 4. Lista zasobów

Bramki logiczne: 1. AND, OR, NET, XOR, NAND, NOR

Cechy architekturalne umożliwiające zrównoleglenie wykonywania instrukcji w ich programach: 1. wektorowe 2. systoliczne 3. Data Flow (przepływ danych) 4. SIMD

Cechy kombinacyjnych i sekwencyjnych układów logicznych: 1. Kombinacyjne - stan wyjścia zależy od stanu wejścia 2. Sekwencyjne - zależy od stan układu

Cechy komputera typu von Neumana(1,2), komputera typu Harward (3,4): 1. Procesor wykonuje operacje na danych ulokowanych w pamięci i rejestrach 2. Pamięć instrukcji wewnętrznych i danych jest wspólna 3. Procesor wykonuje operacje na danych ulokowanych w pamięci i rejestrach 4. Pamięć instrukcji wewnętrznych i danych jest ROZDZIELONA

Cechy procesora RISC: 1. niewiele rozkazów w 1 cyklu 2. niewiele trybów adresowania 3. łatwość dekodowania rozkazu 4. dużo uniwersalnych rejestrów 5. układowa jednostka sterująca 6. ograniczony dostęp do rozkazów store i load

Cechy procesora typu CISC: 1. duża liczba rozkazów (100-250) 2. rozkazy obsługujące zadania z pamięci do pamięci 3. duża liczba trybów adresowania (5-20) 4. duży zakres rozkazów o różnych długościach wykonywania 5. mikroprogramowalna jednostka sterująca

Cechy rejestrów związanych z przesyłaniem danych: 1. Szeregowy - dane przesyłane są szeregowo 2. Równolegle - równoczesny zapis i odczyt 3. Szeregowo równoległy

Dwie części najprostszego rozkazu: 1. Kod operacji (rodzaj rozkazu) 2. Adres argumentu

Elementy adresu wirtualnego i struktury danych biorącego udział przy translacji adresu wirtualnego na fizyczny w pamięci stronicowanej: 1. Numer strony adresu wirtualnego 2. Przesunięcie względem początku strony 3. Numer ramki 4. Przesunięcie względem początku ramki 5. Segment kodu, danych, stosu

Elementy adresu wirtualnego i struktury danych używane przy translacji adresu wirtualnego na adres fizyczny: 1. Nr strony adresu wirtualnego 2. Segment kodu 3. Segment danych 4. Kopiec, heap, sterta

Elementy charakterystyki komputera, które składają się na opis jego architektury: 1. Schemat blokowy komputera 2. Struktura i opis rejestrów 3. Struktura i opis pamięci 4. Opis bloków funkcjonalnych 5. Opis listy rozkazów 6. Opis podstawowych mechanizmów sterujących, takich jak układ przerwań, synchronizacja, tryb adresowania pamięci itp.

Elementy cyklu wykonywania rozkazu: 1. pobranie rozkazu 2. zdekodowanie rozkazu 3. wyznaczenie adresu argumentu 4. pobranie argumentu 5. wykonanie rozkazu 6. zapis wyniku

Elementy deskryptora segmentu pamięci segmentowanej: 1. adres tablicy stron 2. długość segmentu (w stronach) 3. Typy segmentu 4. Poziom ochrony

Elementy formatu ramki znaku przy szeregowej transmisji asynchronicznej: 1. Bit startu 2. Bit danych 3. Bit parzystości 4. Bit stopu

Elementy formatu ramki znaku przy szeregowej transmisji synchronicznej: 1. Znaki synchronizujące 2. Znaki początku rekordu 3. Dane 4. Suma kontrolna 5. Znak końca rekordu

Elementy hierarchii pamięci w komputerach: 1. Rejestry (procesorowa) 3 Pamięć operacyjna (główna) 2. Pamięć podręczna (cache) 4. Pamięć dodatkowa

Elementy informacyjne i sygnały sterujące związane z dostępem do pamięci dynamicznej RAM: 1. Tranzystor MOS do odczytu i zapisu 2. Sygnał strobujący RAS 3. Sygnał strobujący CAS 4. Sygnał strobujący zapis W 5. D-in D-out

Elementy informacyjne i sygnały sterujące związane z dostępem do pamięci SRAM: 1. wejście danych D-in 2. wejście odczytu/zapisu R/W 3. wejście wybierające CE 4. wyjście danych D-out 5. układ odczytu/zapisu 6. układ wybierający 7. tablica komórek

Elementy informacyjne i sygnały sterujące związane z dostępem do pamięci DRAM: 1. wejście danych D-in 2. wejście odczytu/zapisu R/W 3. wejście wybierające CS 4. układ taktujący 5. układy regenerujące 6. Wyjście danych D-out

Elementy informacyjne i sygnały sterujące związane z dostępem do pamięci statycznej RAM(SRAM): 1. Sygnał CS 2. Sygnał OE 3. Matryca pamięci

Elementy komputera zbudowane z przerzutników: 1. Rejestr prosty 2. Rejestr przesuwający 3. Licznik binarny

Elementy komputera, biorące udział w pobraniu rozkazu do wykonania: 1. Rejestr adresowy 2. Rejestr danych 3. Jednostka sterująca 4. Jednostka arytmetyczno-logiczna 5. Licznik rozkazów 6. Rejestr buforowy pamięci

Elementy kontrolera przerwań intel 8259: 1. Bufor danych 2. Układ sterowania 3. Układ zapisu/odczytu 4. Kaskadowy bufor - komparator 5. Rejestr maskujący 6. Rejestr obsługiwania przerwań 7. Układ rozpoznawania priorytetu 8. Rejestr żądań przerwań 9. Szyna danych 10. Magistrala wewnętrzna

Elementy kontrolera przesłań równoległych intel 8255: 1. Bufor danych 2. Układy sterujące zapis/odczytu 3. Szyna danych 4. Magistrala wewnętrzna 5. Grupa A i B sterowanie

Elementy kontrolera przesłań szeregowych intel 8251 (USART): 1. Bufor danych 2. Bufor nadajnika 3. Układ sterowania zapisu/odczytu 4. Układ sterowania nadawaniem 5. Bufor odbiornika 6.Układ sterowania odbiornikiem 7. Szyna danych 8. Magistrala wewnętrznaElementy liczb w zapisie zmiennoprzecinkowym: 1. Mantysa (część ułamkowa) 2. Cecha (wykładnik) 3. Podstawa systemu liczbowego

Elementy procesora, które mogą uczestniczyć w pobraniu rozkazu do wykonania: 1. Rejestr danych 2. ALU 3. Rejestr buforowy pamięci 3. Rejestr adresowy 4. Jednostka sterująca 5. Licznik rozkazów

Elementy struktury blokowej typowego mikroprocesora: 1. Układy sterujące i taktowania 2. Magistrala danych 3. Licznik rozkazów PC 4. Rejestr rozkazów 5. Magistrala adresowa 6. Jednostka arytmetyczno-logiczna ALU 7. Magistrala sterująca 8. Rejestry robocze

Elementy układu DMA intel 8257: 1. Bufor danych 2. Układ zapisu/odczytu 3. Układ sterujący rodzajem pracy 4. Układ rozpoznawania priorytetu 5. Kanał 0, 1, 2, 3 6. Szyna danych 7. Magistrala wewnętrzna

Elementy układu liczników/ generatora przebiegów czasowych intel 8253: 1. Bufor danych 2. Układ zapis/odczyt 3. Rejestr sterujący 4. Licznik 0, 1, 2 5. Szyna danych 7. Magistrala wewnętrzna

Format rozkazu: 1. Kod operacji (rodzaj rozkazu) 2. Adres argumentu

Formaty zapisu liczb w systemach komputerowych: 1. Stałoprzecinkowe 2. Zmiennoprzecinkowe

Funkcji systemu operacyjnego wspomagające działania użytkownika: 1. Zarządzanie zasobami i pamięcią 2. Ochrona i podział zasobów systemowych 3. Komunikacja pomiędzy procesami 4. Dostarczanie interfejsów 5. Jednolity dostęp do urządzeń zewnętrznych 6. Obsługa wyjątków

Główne binarne pozycyjne zapisy liczbowe: 1. System kodowania znaku lub modułu 2. Uzupełnienia do dwóch 3. Zapis dziesiętny kodowany dwójkowo (Binarny Code Decimal) 4. Naturalny kod binarny

Główne funkcje systemu operacyjnego: 1. zarządzanie procesami 2. zarządzanie pamięcią 3. zarządzanie zasobami komputera

Główne metody organizacji transmisji szeregowej do urz. Zewnętrznych: 1. Synchroniczna 2. Asynchroniczna

Główne rodzaje sumatorów binarnych: 1. sumator (subtraktor) binarny 2. sumator (subtraktor) dziesiętny 3. sumator szeregowy 4. sumator równoległy

Główne rodzaje układów logicznych: 1. Cyfrowe 2. Analogowe

Główne składniki mikroprogramowalnego układu sterowania procesora: 1. Licznik mikrorozkazów 2. Programowalna tablica rozkazów 3. Rejestr rozkazów 4. Układ wyboru adresu

Główne techniki architekturalne dla zrównoleglenia obliczeń w systemach komputerowych: 1. wektorowe 2. systoliczne 3. przepływ danych 4. SIMD

Klasyfikacja Flynn'a: 1. SISD 2. MISD 3. SIMD 4. MIMD

Klasyfikacja systemów operacyjnych: 1. Wsadowe (serial batch) 2. Wieloprogramowe (multi-programing) 3. Z podziałem czasu (time-sharing) 4. Rozproszone (distributed)

Metody adresowania (dostępu) urządzeń wejścia-wyjścia: 1. Wejście-wyjście odwzorowane w pamięci 2. Wejście-wyjście oddzielone

Metody mnożenia liczb binarnych: 1. "Przesuń i dodaj" 2. Metoda Booth'a 3. Metoda macierzowa

Metody obsługi przerwań urządzeń WE/WY: 1. Polling (przegląd - test) 2. Łańcuchowa identyfikacja urządzenia zgłaszającego przerwanie ("daisy chain") 3. Przerwanie wektorowe (z jednym poz. priorytetu lub wieloma poziomami) 4. metoda wektorowa

Metody ochrony zasobów systemu operacyjnego i co ochrona powinna zapewniać: 1. Zapobieganie 2. Wykrywanie 3. Zapewnia bezpieczeństwo systemu 4. Zapewnia prywatność procesów i danych

Metody sterowania współpracą z urządzeniami I/O komputera: 1. Sterownie programowe 2. Sterowania poprzez przerwania 3. Bezpośredni dostęp do pamięci (DMA)

Metody synchronizacji dostępu do zasobów krytycznych systemu: 1. Flagi dostępu - użycie odpowiednich rozkazów 2. Monitory - wsparcie programowe (algorytmy Dekkera i Patersona) 3. Semafory - wyłączenie przerwań przed testami

Metody szeregowania procesów: 1. Pierwszy zgłoszony-pierwszy obsłużony (First-Come-First-Served) 2. Szeregowanie cykliczne (Round Robin)

Model architektury komputera: 1. Podstawowe jednostki obliczeń 2. Definicja przestrzeni adresowych dostępnych dla obliczeń (mechanizm dostępu do danych) 3. Sterownie jednostki obliczeń 4. Tryby i wzorce komunikacji między komputerami pracującymi równolegle 5. Mechanizm synchronizacji wymiany informacji

Model architektury von Neumana: 1. Procesor wykonuje operacje na danych ulokowanych w pamięci i rejestrach 2. Pamięć instrukcji wewnętrznych i danych jest wspólna 3. Mechanizm sterowania szeregowo pobiera kolejne rozkazy z pamięci dla wykonania przez procesor i wymienia dane między procesorem a pamięcią

Nazwy funkcji opisujących sekwencyjne układy logiczne: 1. Scheffera 2. Peirce'a

Operacje DMA przy przesyłaniu danych z urządzenia zewnętrznego do pamięci operacyjnej: 1. Żądanie dostępu ze strony urządzenia (sygnał do DMA) 2. Żądanie zwolnienia szyn przez procesor 3. Potwierdzenia zwolnienia szyn przez procesor 4. Potwierdzenie dla urządzenia zewnętrznego 5. Wysłanie adresu do pamięci 6. Wysłanie sygnału zapisu/odczytu do pamięci

Operacje składowe liczb w zapisie zmiennoprzecinkowym: 1. Dodanie wykładników 2. Mnożenie mantys 3. Dodawanie/odejmowanie 4. Normalizacja (zaokrąglanie wyników)

Organizacja logiczna komputera jest to realizacja architektury komputera na poziomie układów logicznych, rejestrów, pamięci i bloków funkcjonalnych

Podstawowe bloki składowe komputera: 1. CPU + ALU 2. Pamięć 3. Urządzenia wejścia-wyjścia 4. Układ sterowania programem

Podstawowe elementy charakterystyki mikroprocesora: 1. Liczba tranzystorów 2. Technologia wykonania 3. Pobór mocy 4. Częstotliwość zegara 5. Cechy układu przerwań 6. Rozmiary rejestrów: adresowego i danych 7. Szerokość szyny: danych i adresowej

Podstawowe elementy cyklu wykonywania rozkazu: 1. Pobranie rozkazu 2. Zdekodowanie rozkazu 3. Wyznaczenie adresu argumentu 4. Pobranie argumentu - wykonanie rozkazu - zapis wyniku

Podstawowe elementy hierarchii pamięci: 1. P. procesorowa (rejestry) 2. P. podręczna (CACHE) 3. P. operacyjna (RAM, ROM) 4. P. dodatkowa (pamięć masowa)

Podstawowe elementy komputera są budowane z przerzutników: 1. Prosty rejestr 2. Rejestr przesuwający 3. Licznik binarny

Podstawowe modele obliczeniowe: 1. Model Turinga 2. Model von Neumana 3. Aplikacji 4. Obiektowy 5. Logiczny

Podstawowe operacje układu DMA związane z wykonaniem transmisji z urządzenia zewnętrznego do pamięci operacyjnej: 1. Żądanie dostępu ze strony urządzenia (sygnał do DMA) 2. Żądanie zwolnienia szyn przez procesor 3. Potwierdzenia zwolnienia szyn przez procesor 4. Potwierdzenie dla urządzenia zewnętrznego 5. Wysłanie adresu do pamięci (DMA -> Pamięć) 6. Wysłanie sygnału zapisu/odczytu do pamięci (DMA -> Pamięć)

Podstawowe stany, w których może znajdować się proces obliczeniowy: 1. Gotowy 2. Wykonywany 3. Zablokowany

Podstawowe typy organizacji pamięci w systemach wieloprocesorowych: 1. systemy MIMD z pamięcią wspólną 2. systemy MIMD z pamięcią rozproszoną 3. systemy z rozproszoną pamięcią wspólną

Podstawowe typy rejestrów: 1. Szeregowo-przesuwny 2. Szeregowo-równoległy 3. Równoległy

Podstawowe zespoły funkcjonalne mikroprocesora: 1. Rejestr instrukcji 2. Dekoder 3. Układ sterujący 4. Multiplekser 5. Zespół rejestrów ogólnego przeznaczenia 6. Układ realizujący operacje inkrementacji i dekrementacji (+1 -1) 7. Akumulator 8. ALU 9. 10. Rejestr bitów (wskaźniki)

Podstawowy schemat blokowy komputera: 1. Układ wejścia-wyjścia 2. Pamięć operacyjna 3. Układ arytmetyczno-logiczny 4. Układ sterujący

Poziomy ochrony RPL: 1. Poziom 0 - jądro systemu operacyjnego 2. Poziom 1 - system operacyjny 3. Poziom 2 - biblioteka systemowa 4. Poziom 3 - programy użytkowe

Poziomy uprzywilejowania procesów: 1. Obsługa wyjątków 2. Nadzór 3. Obsługa wejścia - wyjścia 4. Procesy użytkowników

Poziomy uprzywilejowania procesów: 1. Obsługa wyjątków 2. Nadzór 3. Obsługa WE/WY 4. Preocesy użytkowników

Procesor MIPS R3000: 1. 32 32-bitowe uniwersalne rejestry 2. 32-bitowy licznik rozkazów 3. 2 32-bitowe rejestry do przechowywania wyników dzielenia/mnożenia 4. 32-bitowe formaty rozkazów

Procesory wektorowe SIMD zawierają: 1. Pamięć główną 2. Główną jednostkę sterującą 3. Elementy przetwarzające (PE) z pamięcią lokalną M

Przeznaczenie (podstawowe funkcje): 1. Dekodera - dekodowanie jednego sygnału na drugi (np. adresy) 2. Multipleksera - kontrola sygnałów z różnych źródeł 3. Przerzutnika - przechowuje bit informacji 4. Licznika - zlicza impulsy na wejściu dając na wyjściu kolejne liczby binarne 5. Rejestr - przechowuje liczby binarne 6. Sumator elementarny (1 bitowy) sumuje 3 elementy - swa bity na danej pozycji i przeniesienie z poprzedniej pozycji. Na wyjściu generuje tą sumę i ewentualne przeniesienie na następną pozycję 7. Magistrala (szyna) - przekazuje rozkazy i dane z procesora do pamięci i innymi częściami systemu

Rejestry ogólnego przeznaczenia: 1. Segmentowe 2. Stanu 3. Kontrolne 4. Adresów systemowych 5. Globalne (LDTR, GDTR)

Rejestry sterujące kanału DMA: 1. LA - licznik adresu 2. LS - licznik słów 3. C - rejestr sterujący 4. S - rejestr stanu

Rodzaje hazardów (źródeł zakłóceń przetwarzania potokowego): 1. Zasobów 2. Danych 3. Sterowania

Rodzaje kombinacyjnych układów logicznych: 1. Podstawowe bramki 2. Ekspandery 3. Sumatory-kodery 4. Dekodery 5. Multipleksery

Rodzaje magistral (szyn): 1. Systemowa: (sterująca, danych, adresowa) 2. Synchroniczna

Rodzaje pamięci dodatkowej: 1. Dyskietki elastyczne (floppy) 2. Dyski magnetyczne 3. Dyski optyczne 4. Dyski magnetyczno-optyczne 5. CD-ROM 6. WORM (CD-R) 7. WREM (CD-RW) 8. DVD

Rodzaje pamięci półprzewodnikowych: 1. Static RAM 2. Dynamic RAM 3. Synchronous RAM (sdram) 4. Programmable ROM (prom) 5. Erasable PROM (eprom) 6. Electricaly EPROM (eeprom) 7. RAM 8. ROM 9. Szeregowe CCD 10. Domenowe

Rodzaje pamięci RAM: 1. Static RAM 2. Dynamic RAM

Rodzaje pamięci wirtualnej: 1. Pamięć stronicowa 2. Pamięć segmentowa 3. Pamięć segmentowa ze stronicowaniem

Rodzaje programowania: 1. Imperatywne 2. Deklaratywne

Rodzaje sekwencyjne układów logicznych: 1. Przerzutniki (RS, D, JK) 2. Rejestry 3. Liczniki 4. Pamięci RAM

Rodzaje sumatorów binarnych: 1. sumator (subtraktor) binarny 2. sumator (subtraktor) dziesiętny 3. sumator szeregowy 4. sumator równoległy

Rodzaje szyn występujące w mikroprocesorach: 1. Magistrala adresowa 2. Magistrala danych 3. Magistrala sterująca 4. Magistrala systemowa

Rodzaje tranzystorów: 1. Bipolarne 2. Unipolarne

Rodzaje układów sekwencyjnych: 1. Przerzutniki (RS, D, JK) 2. Rejestry 3. Liczniki 4. Pamięci

Rodzaje układów wejścia-wyjścia: 1. Uniwersalne 2. Specjalizowane 3. Układy sterujące, pomocnicze

Rozkazy w mikroprocesorach: 1. MOVE 2. ADD 3. STORE 4. STOP

Różnice pomiędzy układami logicznymi kombinacyjnymi a sekwencyjnymi: 1. Stan wyjścia zależy od stanu wejścia 2. Stan wyjścia zależy od stanu układu i stanu wejść

Schemat blokowy komputera o architekturze Harvardzkiej: 1. Blok arytmetyczno-logiczny 2. Pamięć danych 3. Pamięć instrukcji 4. Układ wejścia-wyjścia 5. Układ sterowania programem

Składniki architektury komputera: 1. Mikroprocesor 2. Magistrale 3. Układy wejścia - wyjścia 4. Sygnały sterujące 5. Jednostka arytmetyczno - logiczna 5. Pamięć

Sposoby efektywnego wyznaczania adresu: 1. Adresowanie bezpośrednie 2. Adresowanie pośrednie

Sposoby rozpatrywania architektury: 1. Exo-architektura (architektura zewnętrzna) 2. Endo-architektura (architektura wewnętrzna) 3. Mikro-architektura (architektura na poziomie mikrooperacji)

Sposoby zapisu w pamięci podręcznej: 1. Write Through 2. Write Back

Sposoby zrównoleglenia obliczeń w systemach komputerowych: 1. Wektorowe 2. Systoliczne 3. Data Flow 4. SINA

Struktura blokowa komputera: 1. Jednostka sterująca 2. Magistrala systemowa 3. Urządzenia WE/WY 4. Zegar 5. Pamięć 6. Układ sterowania programem

Sygnały sterujące występujące przy realizacji transmisji poprzez układ DMA: 1. HOLD (stan zawieszenia) 2. HLDA (Hold Aknowledge) 3. EOP 4. DRQn - inicjalizowanie sterownika przez nr kanału 5. Sygnały potwierdzenia - BR, SG, SGACK 6. EndOfProcess

Tryb pracy układu 8255: 1. Układ WE (port B i część portu C) 2. Układ WY (port B i część portu C) 3. Układ WE/WY dwukierunkowy (port A i część portu C)

Tryby adresowania argumentów operacji rozkazów wewnętrznych komputera: 1. bezpośrednie 2. pośrednie 3. natychmiastowe 4. względne 5. indeksowe 6. rejestrowe 7. pośrednie indeksowe 8. pośrednie rejestrowe

Tryby pracy kontrolera intel 8237: 1. Idle 2. Single 3. Block 4. Demand 5. Cascade 6. Verify

Tryby pracy kontrolerów przerwań intel 8259: 1. Stałe priorytety 2. Rotacyjne priorytety 3. Maskowanie 4. Przeglądanie

Typy funkcji systemu operacyjnego wspomagającego użytkownika komputera: 1. Zarządzanie procesami 2. Zarządzanie pamięcią 3. Zarządzanie zasobami komputera

Typy interfejsów: 1. Równoległe 2. Szeregowe

Typy kontrolerów urządzeń I/O i sterowników stosowane w mikrokomputerach: 1. Przesłań szeregowych 2. Przesłań równoległych 3. Kontrolery przerwań 4. Kontrolery DMA 5. Układy licznikowo - zegarowe

Typy kontrolerów urządzeń wejścia - wyjścia i sterowników: 1. Programowalny układ sterowania przerwań 2. Układ sterowania kanału DMA 3. Programowa obsługa wejścia - wyjścia 4. Równoległy układ sprzęgający 5. Szeregowy układ sprzęgający

Typy organizacji i informacji w pamięci CACHE: 1. Asocjacyjna 2. Bezpośrednia 3. Zbiorowe odwzorowanie asocjacyjne

Typy rozkazów wewnętrznych komputera: 1. Rozkazy przesłań danych (MOVE) 2. Rozkazy arytmetyczne i logiczne (AND, ADD) 3. Rozkazy sterujące (skoki i porównania) 4. Rozkazy operacji na bitach (BTST) 5. Inne: sterowanie koprocesorem, testujące

Typy rozkazów wewnętrznych sterujących wykonaniem programu: 1. Przemieszczania danych 2. Arytmetyczne i logiczne 3. Sterujące, np. skok, porównanie, wywołanie 4. Operacje na bitach 5. Inne, np. sterowanie koprocesorem

Typy technologii półprzewodnikowych: 1. Bipolarna 2. Unipolarna 3. MOS 4. HMOS 5. CMOS

Typy układów łączących procesory w systemach wieloprocesorowych: 1. Przełącznik krzyżony 2. Magistrala z podziałem czasu 3. Pamięć wieloportowa 4. Transputer 5. Hipersześcian

Zasady lokalności CACHE: 1. Lokalność przestrzenna - dane umieszczane są stosunkowo blisko siebie 2. Lokalność czasowa - dane pobierane są z pamięci wielokrotnie

---