Standard RS-232 W standardzie RS-232 określony jest sposób połączenia urządzeń w celu szeregowego przesyłania danych. Struktura : DTE(łącze RS-232C)DCE(kanał teletransmisji)DCE(łącze RS-232C)DTE
urządzeń końcowych dla danych DTE ; urządzenia komunikacyjne dla danych DCE np. modemy telefoniczne. Do połączenia DTE z RS-232 wykorzystuje się 25-stykowe lub 9stykowe gniazdo oraz odpowiednią liczbę linii przesyłowych. ;;;; Format przesyłanego słowa: przerwa między słowami”1” ; bit startu”0” ; 5 do 8 bitów danych( począwszy od bitu najmniej znaczącego); bit kontroli parzystości (opcjonalny) ; 1 lub 2 bity stopu „1” ; przerwa między słowami. Nadajnik i idbiornik mają tą samą prędkość. Odbiornik zna format słowa, (liczbę bitów danych, znaczenie bitu kontrolnego, liczbę bitów stopu). Max prędkość zależy od dł. połączeń i pojemności elektrycznej obciążającej źródło. Zalecane są 20 kbitów/s (kbodów), m.in.: 150, 300, 600, 1200, 2400, 4800, 9600, 19200 bitów/s. Długość połączeń ≤15 m. Przy krótkich można zwiększyć prędkość do 100 kbitów/s. Gdy wymagany jest większy zasięg, szybkość, odporność na zakłócenia, stosuje się inny interfejs szeregowy. Np. : RS-422A,
RS-423A i RS-485. Obwód transmisyjny interfejsu RS-423A : niesymetryczny nadajnik i różnicowe odbiorniki (rnax 10). Różnicowe obciążenie zmniejsza przesłuchy między kanałami , wpływ napięcia wynikającego z różnicy potencjałów masy. Max szybkość: 100 kbitów/s przy odległości do 30 rn, przy 1200 m. - do 3 kbitów/s. Zwiększenie szybkości poprzez symetryczny, zrównoważony obwód transmisji (obydwa przewody mają taką samą impedancję do ziemi i do innych przewodów). Zastosowanie w standardach RS-422A (przed odbiornikami rezystor dopasowujący) i RS-485 różnicowego nadajnika ,dwuprzewodowego zrównoważonego obwodu transmisji i różnicowego odbiornika zwiększa szybkość do 10 Mbitów/s. Maksymalna dł kabla 1200 m. Standard RS-422A to 1 nadajnik i max 10 odbiorników. W interfejsie RS-485, 32 nadajników i do 32 odbiorników. Zastosowanie urządzeń trójstanowych. W danej chwili może nadawać tylko jeden nadajnik, pozostałe - w stanie wysokiej impedancji. ( rezyst dopasowujące po stronie nadajników i odbior )
μP jest miniaturowym urządzeniem do przetwarzania informacji w sposób określony przez użytkownika wykonanym w postaci pojedynczego, niepodzielnego układu scalonego o wielkim stopniu scalenia.
Procesor- urządzenie przeznaczone do przetwarzania informacji w sposób określony przez użytkownika
Rejestr jest podstawową komórką pamięci wewnątrz procesora stanowiącą funkcjonalnie zespół przerzutników.
Rozkaz ( instrukcja) jest elementarną operacją jaką może wykonać mikroprocesor, odpowiada prostym operacjom na danych umieszczonym w pamięci lub rejestrach procesora.
Konsolidacja - łączenie segmentów z których może być zbudowany program ( każdy segment może być osobno pisany i tłumaczony). Jądro systemu: stanowi program zarządzający kolejnością wykonywania programów.
Kompilacja - technika translacji, w której cały program źródłowy jest przekształcany w program wynikowy przed jego wykonaniem.
Instrukcje - symboliczne oznaczenia kodu rozkazu maszynowego Etykiety - instrukcje do których ma być wykonany skok, rozpoznawane tylko przez konsolidacje
Metody wymiany informacji: wymiana danych bez sprawdzenia gotowości urządzenia, ze sprawdzeniem; cykliczne sprawdzanie flagi gotowości, wymiana danych ze wzajemnym potwierdzeniem; polly-przeglądanie gotowości urządzeń.
Sposoby adresowania : RAM - za pomocą adresów wskaźników danych RO,R1; adresowanie bezpośrednie ( 4 metody); SFR- adresowanie bezpośrednie, bezpośrednie rejestrowe
Etapy obsługi przerwań: sprawdzenie priorytetu przerwania, wysłanie na stos zawartości licznika rozkazów, wpisanie do licznika rozkazów adresu zależnego od wejścia przerwania, wykonanie programu obsługi przerwania do momentu napotkania rozkazu RETI ( w międzyczasie zeruje się wskaźnik zgłoszenia przerwania ), pobranie ze stosu wartości licznika rozkazów PC
Rozkaz skoku : za pomocą skoku można zmieniać programowo stan licznika rozkazów. Rozkazy skoków służą do sterowania wykonywanym programem, realizują pętlę i rozgałęzienia warunkowe.
Format Intel hex : zapisuje kod maszynowy bardziej efektywnie : xx(liczba bajtów w rekordzie)xxxx(adres)xxxx....xx(kod maszynowy)xxx(kontrolna)xx(CR, WR , CR-powrót karetki) ; Binarny-dziury pomiędzy danymi,czas
Asembler język symboliczny niższego rzędu. Symboliczne nazwy instrukcji i oznaczenie adresów. Umożliwia symboliczny zapis instrukcji maszynowych przez wprowadzenie symbolicznych oznaczeń: nazwa instrukcji (mnemonik); wyrażeń adresowych (etykiety); trybów adresowania danych. Zalety: efektywne wykorzystanie wł procesora, szybkość, zwięzłość programów. Wady: powiązanie z konkretnym typem procesora, konieczność ręcznej alokacji, liniowa struktura programowania.
ROM: pamięć stała, która nie traci informacji po wyłączeniu zasilania, zapis do niej informacji wymaga specjalnych warunków i nie jest możliwy w czasie normalnej pracy mikrokomputera. Podział: a)ROM- programowane przez producenta, nie jest możliwa zmiana raz wpisanego programu. b) PROM- programowana przez użytkownika za pomocą specjalnego programatora, nie jest możliwa zmiana programu c) EPROM programowana przez użytkownika, zawartość można skasować przez naświetlania ultrafioletem, możliwe ponowne zaprogramowania d) EEPROM jak EPROM, ale kasowanie elektryczne
RAM SRAM-pamięć statyczna; DRAM- 1dynamiczna . Podział ten wynika z technologii wykonania. DRAM mają większą pojemność. Aby nie traciły swojej zawartości wymagają odświeżania ( podanie impulsu na specjalne wejście). Konieczny dodatkowy układ odświeżający. RAM to pamięć do której możliwy jest zapis i odczyt informacji. Po wyłączeniu zasilania traci zapisane dane.
Parametry pamięci : pojemność ( liczba bitów informacji jakie można zapisać); organizacja(sposób rozmieszczenia bitów słowa); czas dostępu(szybkość działania)
Sposoby adresowania: a) natychmiastowe (mov A,#05); b)bezpośrednie (mov A,05h); c) pośrednie (mov A,@R1); d) bezpośrednie rejestrowe( mov A,R1)
Architektura wewnętrzna mikrokontrolera: CPU, ROM, RAM, ZEGAR, sterowani przerwań tylko wejściowe strzałki), porty WE/WY(strzałki w obie strony), układy czasowo-licznikowe.
Budowa jednostki centralnej: CPU skłąda się z μP i magistrali adresowej, danych i sterownika.
Rejestry adresowe: R0, R1 - tylko one mogą być wykorzystywane jako adresy; Rejestry operacyjne: R0 - R7 - mogą być adresowane pośrednio.
Szeregowa transmisja danych: poszczególne bity słowa są przekazywane kolejno po tej samej linii i muszą być odczytywane przez odbiornik dokładnie w tempie nadawania( żeby nie zgubić bitów lub nie odczytać dwukrotnie). Problemem jest synchronizacja pracy. Transmisja synchroniczna wymaga poprowadzenia między nadajnikiem i odbiornikiem dodatkowej linii synchronizującej przez który jest podawany do odbiornika i nadajnika sygnał zegarowy. Sygnał ten może być generowany przez nadajnik, odbiornik, lub zegar wewnętrzny. Jest to gwarancją tej samej szybkości pracy nad i odb. Transmisja asynchroniczna: nie wymaga żadnych dodatkowych połączeń. Każde przekazywane słowo zaopatrzone jest w specjalne znaczniki początku i końca. Nadajnik i odbiornik mają własne zegary o tej samej f. Zegar odbiornika jest uruchamiany w chwili wykrycia znacznika początku słowa i zatrzymany po odebraniu znacznika końca. Synchroniczna transmisja danych wymaga zastosowania większej liczby linii, ale pozwala na osiągnięcie większej szybkości przekazywania danych.
SYSTEM μP :
[ hardware] [ software]
KOMPUTER = CPU + PAMIĘĆ + I/O
CPU ≈ μP ( CLOCK+ BUFFERS +μP)
ARCHITEKTURA HARVARD : program niezależny od pozostałych pamięci, szybki, program zapisany na stałe;
[ Pamięć z programem ] ⇔ [CPU] ⇔ [Pamięć + Urządzenia I/O]
szyny systemowe A,D,S magistrala ADS
Szyny : Adresowe; Danych; Sterująca;
ARCHITEKTURA Von Neumana : system elastyczny, o mniejszej liczbie sygn. Adresów, wolniejszy
[CPU]⇔[I/ODaneProgram]
ARCHITEKTURA 8051 :
[8051]⇐(AD)⇒{[ ROM ][ RAM I/O ]} + dwie szyny łączące (ROM) Program i (RAM) dane
nie można jednocześnie wykonywać operacji i pobierać danych; adres w pamięci jest stały i niezależny od danych w programie;
ALGORYTM DZIAŁANIA :
(start)→[IR rozkaz]→(Czy kompletny rozkaz {Nie→PC=PC+1→IR} [TAK→])→[WYKONANIE ROZKAZU]→[PC=PC+1]→[IR]
KOMPILACJA :
KONSOLIDACJA :
FORMATY :
binarny : [Programzera i jedynkiProgram] {to samo co w pamięci ale brak informacji kontrolnej}
Intel Hex : XX {liczba bajtów rekordów} XXXX {adres początku bloku danych} XX (typ rekordu 00 -dane 01 -koniec pliku) XX...X {kod maszynowy} XX{suma kontrolna} XX {powrót karetki} : 00 0000 01 FF - zamyka plik;
TYPY μP : CISK {dużo skomplikowanych instrukcji wykonywanych hardverowo}
RISK { mało instrukcji, proste i b.szybko wykonywane }
Architektura CISK :
8051 Pamięć : (00h ... 1Fh)(20h...7Fh)={00b...7Fb};
SFR - rejestry specjalne :
bitowe 80h-P0; 88h-TCON; 90h-P1; 98h-SCON; A0h - P2; A8h - IE; B0h - P3; B8h - IP; C8h - T2CON; D0h - PSW; E0h-ACC; F0h -8;
RODZAJE ADRESOWANIA :
Natychmiastowe : MOV ..., #01h mov A,#01h
Bezpośrednie rejestrowe : MOV ...,R1 mov A,R1
Bezpośrednie : MOV...,01h mov A,01h
Pośrednie : MOV...,@R0 mov A,@R0
PAMIĘĆ ZEWNĘTRZNA :
DPTR [ DPH 83h :DPL 82h ] ( MOV DPTR,#01FFh; INC DPTR; )
DANYCH : MOVX (A,@Ri,@DPTR),(A,@Ri,@DPTR)
PROGRAMU : MOVC A,@A+DPTR MOVC A,@A+PC
WSKAŹNIKI OV :
CY - po przekroczeniu 255←→0
OV - po przekroczeniu 127←→128
MECHANIZM STOSU :
LIFO - last in first out ; Do realizacji powrotów z procedur RET !
SP - wskaźnik stosu
PUSH (ad) = { inc SP; stos←ad }
POP (ad) = { ad←stos; dec SP }
PORTY RÓWNOLEGŁE :
Rys. wyjścia portu . str. 22
TRANSMISJA Z POTWIERDZENIEM :
[ μP (N) ] ⇒[ I/0 (0)] 1. Nadanie danych DAV =1;
2. Odbiór danych DAC=1;
3. DAV = 0
4. DAC = 0 { punkt wyjścia}
SYSTEM PRZERWAŃ : Program główny jest przerywany na chwilę i realizowana jest krótka procedura reagująca na zdarzenie {przerwanie, procedura obsługująca przerwanie} a następnie praca programu jest wznawiana.
RESET 0000h
INT0 0003h
Timer0 000Bh
INT1 0013h
Timer1 001Bh
Serial 0023h
Timer2 002Bh
IE(A8h) : [EA] [-] [ET] [ES] [ET1] [EX1] [ET0] [EX0]
0 - zamaskowany 1- odmaskowany
Tablica wektorów przerwań : wstępuje w PC (8051 na stałe przypisane), znajdują się w niej adresy początków procedur, które mają być wykonywane jako reakcja na przerwanie.
IP (B8) - rejestr priorytetów przerwań
[-][-][-][PT2][PS][PT1][PX1][PT0][PX0] 0 -priorytet niski 1 - priorytet wysoki
Zgłaszanie przerwań może odbywać się zboczem lub poziomem.
TIMERY :
[TH0(8Ch)TL0(8Ah)]
[TH1(8Dh)TL1(8Bh)]
TMOD [ ] [ ] [ ] [ ] [GATE] [C/T] [M1][M0]
T1 T0
CT : 0 - czasomierz
1 - licznik
Gate : 0 - nieaktywny
1 - bramkowanie
Mierzony czas w μs t= 2^16 - x x do 64536
BUDOWA PAMIĘCI :
Ferrytowa
Na elementach opóźniających
Rys. 28
Półprzewodnikowa :
ROM : -zaprogramowana u producenta, tania
PROM : do jednokrotnego programowania
EPROM : kasowalno-programowalna {z okienkiem}
OTP : niekasowalna, EPROM bez okienka więc tańszy
EEPROM : kasowalna wysokim napięciem 12~24 V
FLASH: kasowanie wybiórcze bez programatora,(poleceniem) dłuższy zapis w porównaniu z odczytem
RAM :
SRAM - pamięć na bistabilnym przerzutniku, statyczna ale droga i o małej gęstości ale energooszczędna.
DRAM - pamięć na pojemności, nietrwała duża gęstość; wymaga odświeżania.
Cykl maszynowy : rys. str 30.
ŁĄCZENIE KOŚCI PAMIĘCI :
Transmisja danych :
Synchroniczna :
Asynchroniczna :
Kod HDLC :
Dane rozdziela flaga otwierająca i zamykająca postaci 0 111 111 0; Jeśli w danych nadajnik znajdzie 5 jedynek z rzędu to wstawia zero, natomiast odbiornik jeśli po pięciu jedynkach napotka 0 to je usuwa natomiast jeśli jedynka to flaga.
[SDANE111111SDANE] S - do synchronizacji zegar odbiorcy z zegarem nadawcy.
RS 232 :
1-bit stopu05~8 bitów inform.opcjonalny bit kontroli parzystości1- bit stopu
pierwsze zero synchronizuje.
Prędkości transmisji : 300 ...9600... bodów
Piny: 5 .SG masa sygnałowa; 3 TxD transmisja wyj; 2 RxD transmisja wej; 4 DTR gotowość terminala wej. 6. DSR. gotowość modemu wyj. 7. RTS rządanie wysłania znaku wyj. 8. CTS gotowy do wysłania znaku. wej. 1. DCD wykrycie fali nośnej we 9. RI przywołanie komp we
Manchester II :
Za:
a)jedną parą przewodu przesyła się dane i impulsy synchronizacji
b) kodowanie fazowe = brak składowej stałej.
c) niewrażliwy na prędkość odtwarzania {np. rozciągnięcie taśmy)
d) bardzo proste kodowanie
Wady: 2x większe pasmo częstotliwości.
SCON 98h
[SH0][SH1] tryb pracy
[SH2] -znacznik maskowania odbioru transmisji
[REN] - 0 -ukł. jest głuchy 1 - odbiera
[TB8][R88] - sterowanie bitem parzystości
[TI] - wskaźnik nadania
[RI] - wskaźnik odbioru
BandRate =txtal * 2^SMOD/ 384*(256-X)
X- wart. początkowa timera pracującego w trybie drugim
Wyszukiwarka