Łukasz Kabala
Maciej Stefaniak
Grupa E3T2

ELEMENTY I UKŁADY ELEKTRONICZNE
PROJEKT
Bramki Cyfrowe

Badanie Odporności Inwerterów Cyfrowych Na Zakłócenia Na Podstawie Charakterystyki Przejściowej:

Charakterystyka inwertera 74LS04:




Na rysunku dodatkowo zamieszczono przebieg pochodnej napięcia wyjściowego (D(V(OUT) - kolor niebieski) pomocną przy znalezieniu marginesów szumów.
Z charakterystyki można odczytać następujące parametry inwertera:
- napięcie wyjściowe stanu wysokiego U_OH ≅ 3,7 V
- napięcie wyjściowe stanu niskiego U_OL ≅ 0,4 V
- minimalne napięcie wyjściowe dla stanu wysokiego U_OHMIN ≅ 3,65 V
- maksymalne napięcie wyjściowe dla stanu niskiego U_OLMAX ≅ 0,45 V
- margines szumów dla stanu wysokiego M_H ≅ 2,4 V
- margines szumów dla stanu niskiego M_L ≅ 0,45 V


Charakterystyka inwertera 74HCU04:



Z charakterystyki można odczytać następujące parametry inwertera:
- napięcie wyjściowe stanu wysokiego U_OH ≅ 5 V
- napięcie wyjściowe stanu niskiego U_OL ≅ 0 V
- minimalne napięcie wyjściowe dla stanu wysokiego U_OHMIN ≅ 4,55 V
- maksymalne napięcie wyjściowe dla stanu niskiego U_OLMAX ≅ 0,45 V
- margines szumów dla stanu wysokiego M_H ≅ 1,6 V
- margines szumów dla stanu niskiego M_L ≅ 1,6 V

Określenie Czasów Opóźnień Bramki NAND Dla Różnych Wartości Parametru MNTYMXDLY Na Podstawie Przebiegów Wejściowych I Wyjściowych:

Przebiegi wejściowe i wyjściowe bramki NAND dla MNTYMXDLY=2:



Dla uproszczenia pomiaru na jedno wejście dajemy cały czas logiczną jedynkę. Do wykonania symulacji napisaliśmy specjalny układ złożony z 3 bramek NAND. 2 pierwsze służą za inwertery z ich wyjść sygnał cyfrowy konwertowany jest na analogowy i jest później podawany na wejście 3 bramki NAND, która właśnie zostaje poddana badaniu. Dzięki temu i na wejściu i na wyjściu mamy przebiegi analogowe co nie było możliwe dla pojedynczej bramki. Na końcu tego akapitu zamieszczamy zawartość pliku CIR użytego do symulacji.
Otrzymane wyniki:

MNTYMXDLY=1:
t_dLH= 8,7 ns
t_dHL=4,1 ns
t_pd= 6,4 ns

MNTYMXDLY=2:
t_dLH= 16,5 ns
t_dHL= 8,7 ns
t_pd= 12,5 ns

MNTYMXDLY=3:
t_dLH= 26,5 ns
t_dHL= 15,5 ns
t_pd= 21 ns


KONIUNKCJA
.WIDTH IN=80 OUT=80
U STIM(2,11) DPWR DGND 1 2 IO_STM TIMESTEP=20NS 0C 00 LABEL=START
+1C 00 2C 10 3C 10 4C 00 5C GOTO START 3 TIMES
*pierwsze dwa NAND spelniaja funkcje inwerterow by z wyjsc pobrac przebiegi analogowe
X1 1 1 3 7400 PARAMS: IO_LEVEL=2 MNTYMXDLY=3
X2 2 2 4 7400 PARAMS: IO_LEVEL=2 MNTYMXDLY=3
*wlasciwy NAND
X3 3 4 5 7400 PARAMS: IO_LEVEL=2 MNTYMXDLY=3
*konwersja na przebieg analogowy za pomoca rezystorow
R1 3 0 1K
R2 4 0 1K
R3 5 0 1K
.LIB BRAMKI.lib
.TRAN 2N 240N
.OPTIONS NOPAGE
.PROBE
.END

Wyznaczenie Średniego Czasu Propagacji Inwertera Cyfrowego:

Pomiaru średniego czasu propagacji dokonujemy na podstawie okresu generatora cyfrowego zbudowanego z kaskadowego połączenia kilku takich inwerterów. Korzystamy z zależności:

t_pd=T_G/2k

Gdzie T_G to zmierzony okres generatora a k ilość inwerterów użyta do jego budowy.

Wynik symulacji generatora cyfrowego:



Z tego wynika, że czas propagacji pojedynczego inwertera powinien wynosić t_pd=18,5 ns.
Sprawdźmy czy tak jest w rzeczywistości. Do symulacji użyliśmy pliku *.CIR gdzie wartość parametru DIGMNTYPMX wynosiła 3. Co daje nam parę czasów opóźnienia równych: t_dLH=22 ns i t_dHL=15 ns. Korzystając z zależności:

t_dp=t_dLH+t_dHL/2

Otrzymujemy dokładnie t_dp=18,5 tak samo jak w metodzie pomiaru z użyciem generatora cyfrowego.

---