Wydział Elektroniki Politechniki Wrocławskiej	Laboratorium Przyrządów Półprzewodnikowych
^Wykonał Pirosz Paweł Andrzej Pieliński		^Grupa 9	^Ćw. nr 3	^Prowadzący dr Bober
Badanie właściwości układów cyfrowych CMOS		^Data wykonania 99.05.19	^Data oddania 99.05.26	^Ocena

PROGRAM ĆWICZENIA :

1. Sprawdzenie poprawności działania układu CMOS

2. Pomiary charakterystyk statycznych

1. charakterystyk wyjściowych U_OL = f(I_OL) w stanie „0” na wyjściu

2. charakterystyk wyjściowych U_OH = f(I_OH) w stanie „1” na wyjściu

3. charakterystyk przejściowych U_O = f(U_I)

3. Pomiary czasu propagacji bramek CMOS

4. Pomiary mocy pobieranej ze źródła zasilania w funkcji napięcia zasilania i częstotliwości oraz rodzaju obciążenia bramki elementami RC.

WYKAZ PRZYRZĄDÓW :

• Zasilacz napięciowy ZLS-3

• Oscyloskop Hewlet Packard

• Multimetr cyfrowy V560

• Rejestrator XY

• Obciążenie aktywne

• Układ scalony MCY74011

PARAMETRY UKŁADU SCALONEGO CMOS MCY 74011:

Układ MCY 74011 zawiera cztery 2 - wejściowe bramki NAND. Jego wyprowadzenia przedstawione są na rysunku 1.

Rys. 1. Struktura układu scalonego MCY 74011

Parametry dopuszczalne:

Napięcie zasilania U_DD: -0,5 - +20 [V]

Napięcie wejściowe U_I: -0,5 - U_DD+0,5 [V]

Prąd wejściowy I_I: -10 - +10 [mA]

Moc rozpraszana P_D: 500 [mW]

Parametry charakterystyczne statyczne:

Napięcie wyjściowe w stanie wysokim U_OH: U_DD-0,5 - U_DD [V]

Napięcie wyjściowe w stanie niskim U_OL: 0 - 0,05 [V]

Prąd wejściowy I_I: ±10^-5 - ±1 [A]

Parametry charakterystyczne dynamiczne (C_L = 50pF, R_L = 200k):

Oznaczenie	Nazwa	Jedn.	Wartość		Warunki pomiaru UDD [V]
							typ	max
tPLH	Czas propagacji zmiany stanu z niskiego na wysoki	[ ns ]	125 60 45	250 120 90	5 10 15
tPHL	Czas propagacji zmiany stanu z wysokiego na niski	[ ns ]	125 60 45	250 120 90	5 10 15
tTLH	Czas narastania zbocza sygnału wyjściowego	[ ns ]	100 50 40	200 100 80	5 10 15
tTHL	Czas opadania zbocza sygnału wyjściowego	[ ns ]	100 50 40	200 100 80	5 10 15

Tabela prawdy bramki NAND:

We A	We B	Wy Y
0	0	1
0	1	1
1	0	1
1	1	0

PRZEBIEG ĆWICZENIA :

1. Sprawdzenie poprawności działania układu CMOS

Zasilając układ napięciem U_DD = 10,15 [V] sprawdziliśmy napięcia występujące na wyjściu każdej z bramek dla stanu niskiego i stanu wysokiego. Uzyskaliśmy następujące wyniki:

We		Wy	We		Wy	We		Wy	We		Wy
1	2	3	5	6	4	8	9	10	12	13	11
0	0	1	0	0	1	0	0	1	0	0	1
0	1	1	0	1	1	0	1	1	0	1	1
1	0	1	1	0	1	1	0	1	1	0	1
1	1	0	1	1	0	1	1	0	1	1	0

gdzie: „1” - odpowiadało napięcie 10,08 [V]

„0” - odpowiadało napięcie 0,028 [V]

Porównując otrzymane wyniki z tabelą prawdy bramki NAND widzimy, że układ działał prawidłowo.

2. Pomiar charakterystyk wyjściowych U_OL = f(I_OL) w stanie „0” na wyjściu

Pomiary wykonuje się według schematu pokazanego na rys. 2 dla napięć zasilania U_DD = 5, 10, 15 [V].

Rys. 2. Schemat pomiarowy do wyznaczania statycznych charakterystyk wyjściowych U_OL = f(I_OL)

Charakterystyki wyjściowe U_OL = f(I_OL) dla napięć zasilania U_DD = 5, 10, 15 [V] przedstawione są na wykresie 1.

Ponieważ oś X skalowana jest napięciem 20mV/cm, zatem prąd jaki przepływa przez opornik o wartości 10Ω - prąd I_OL - jest skalowany, zgodnie z prawem Ohma, wartością 2 mA/cm. Napięcie U_OL - oś Y - jest skalowane 1V/cm.

Na podstawie wykresu 2 wyznaczono rezystancje dynamiczne bramki CMOS zgodnie ze wzorem:

.

Otrzymane wyniki:

• dla U_DD = 5[V] w punkcie A (wyk. 1):

• dla U_DD = 10[V] w punkcie B (wyk. 1):

• dla U_DD = 15[V] w punkcie C (wyk. 1):

3. Pomiar charakterystyk wyjściowych U_OH = f(I_OH) w stanie „1” na wyjściu

Pomiary wykonuje się według schematu pokazanego na rys. 3 dla napięć zasilania U_DD = 5, 10, 15 [V].

Rys. 3. Schemat pomiarowy do wyznaczania statycznych charakterystyk wyjściowych U_OH = f(I_OH)

Charakterystyki wyjściowe U_OH = f(I_OH) w stanie „1” na wyjściu dla napięć zasilania U_DD = 5, 10, 15 [V] przedstawione są na wykresie 2.

Oś X skalowana jest napięciem 20mV/cm, zatem prąd jaki przepływa przez opornik o wartości 10Ω - prąd I_OH - jest skalowany, zgodnie z prawem Ohma, wartością 2 mA/cm. Napięcie U_OH - oś Y - jest skalowane 1V/cm.

Na podstawie wykresu 2 wyznaczono rezystancje dynamiczne bramki CMOS zgodnie ze wzorem:

.

Otrzymane wyniki:

• dla U_DD = 5[V] w punkcie A (wyk. 2):

• dla U_DD = 10[V] w punkcie B (wyk. 2):

• dla U_DD = 15[V] w punkcie C (wyk. 2):

4. Pomiary charakterystyk przejściowych bramek CMOS U_O = f(U_I)

Pomiary wykonuje się według schematu pokazanego na rys. 4 dla napięć zasilania U_DD = 5, 10, 15 [V].

Rys. 4. Schemat pomiarowy do wyznaczania statycznych charakterystyk przejściowych U_O = f(U_I)

Charakterystyki przejściowe U_O = f(U_I) dla napięć zasilania U_DD = 5, 10, 15 [V] przedstawione są na wykresie 3.

Oś X - napięcie U_I - skalowana jest napięciem 1V/cm, oś Y - napięcie U_OH - jest skalowana wartością 1V/cm.

Z wykresu 3 możemy odczytać, że przełączanie z „1” na „0” na wyjściu następuje przy napięciu:

• dla UDD = 5 [V] ⇒ U = 2,2 [V]

• dla UDD = 10 [V] ⇒ U = 4,9 [V]

• dla UDD = 15 [V] ⇒ U = 7,9 [V]

Przełączanie z „0” na „1” na wyjściu (przy zmniejszaniu napięcia wejściowego) następuje przy napięciu:

• dla UDD = 5 [V] ⇒ U = 2,4 [V]

• dla UDD = 10 [V] ⇒ U = 5,3 [V]

• dla UDD = 15 [V] ⇒ U = 8,1 [V]

5. Pomiary czasu propagacji bramki CMOS

Pomiary wykonujemy w układzie przedstawionym na rys. 5. Czas propagacji t_p obliczamy na podstawie pomiaru czasu zmiany ze stanu wysokiego na niski t_pHL i z niskiego na wysoki t_pLH. Pomiary wykonujemy dla napięć zasilania U_DD = 3, 5, 7 [V].

Rys. 5. Schemat pomiarowy do badania czasu propagacji bramki CMOS

Wyniki pomiarów czasów t_pHL i t_pLH zamieszczone są w tabeli 1.

Tabela 1. Wyniki pomiarów czasów tpHL i tpLH
UDD	tpLH	tpHL	tp
[ V ]	[ ns ]	[ ns ]	[ ns ]
3	218	190	204
5	132	138	135
7	104	98	101

Zależność czasów propagacji od napięcia zasilania przedstawiona jest na wykresie 4.

Użyte wzory i przykładowe obliczenia:

Wykres 4. Zależność czasów propagacji od napięcia zasilania U_DD

6. Pomiar mocy pobieranej ze źródła zasilania w funkcji napięcia zasilania UDD i częstotliwości przełączenia f oraz rodzaji obciążenia bramki R,C

Pomiary wykonujemy w układzie przedstawionym na rys. 6.

Rys. 6. Schemat układu do wyznaczania mocy pobieranej przez bramkę

Wyniki pomiarów dla obciążenia R = 10 [k], C = 390 [pF] znajdują się w tabeli 2:

Tabela 2. Wyniki pomiarów zależności prądu i mocy od częstotliwości przy R = 10k, C = 390pF
UDD = 3 [V]			UDD = 5 [V]			UDD = 7 [V]
f	I	P	f	I	P	f	I	P
[ Hz ]	[ A ]	[ W ]	[ Hz ]	[ A ]	[ W ]	[ Hz ]	[ A ]	[ W ]
10	0,2	0,6	10	0,2	1	10	0,2	1,4
100	0,2	0,6	100	0,2	1	100	0,2	1,4
1000	0,2	0,6	1000	0,2	1	1000	0,2	1,4
10000	0,2	0,6	10000	0,2	1	10000	0,2	1,4
30000	0,3	0,9	20000	0,3	1,5	30000	0,2	1,4
40000	0,4	1,2	40000	0,4	2	40000	0,3	2,1
60000	0,4	1,2	70000	0,5	2,5	50000	0,4	2,8
90000	0,5	1,5	100000	0,6	3	80000	0,5	3,5
100000	0,6	1,8	110000	0,5	2,5	100000	0,5	3,5
200000	0,3	0,9	200000	0,3	1,5	160000	0,3	2,1
400000	0,2	0,6	300000	0,2	1	200000	0,2	1,4
1000000	0,2	0,6	1000000	0,2	1	1000000	0,2	1,4

Wyniki pomiarów dla obciążenia R = 270 [k], C = 390 [pF] znajdują się w tabeli 3:

Tabela 3. Wyniki pomiarów zależności prądu i mocy od częstotliwości przy R = 270k, C = 390pF
UDD = 3 [V]			UDD = 5 [V]			UDD = 7 [V]
F	I	P	f	I	P	f	I	P
[ Hz ]	[ A ]	[ W ]	[ Hz ]	[ A ]	[ W ]	[ Hz ]	[ A ]	[ W ]
10	0,2	0,6	10	0,2	1,0	10	0,2	1,4
40000	0,2	0,6	10000	0,2	1,0	10000	0,2	1,4
60000	0,2	0,6	60000	0,2	1,0	70000	0,2	1,4
70000	0,3	0,9	70000	0,3	1,5	80000	0,3	2,1
100000	0,3	0,9	100000	0,3	1,5	100000	0,3	2,1
200000	0,2	0,6	200000	0,2	1,0	200000	0,2	1,4
1000000	0,2	0,6	1000000	0,2	1,0	1000000	0,2	1,4

Użyte wzory i przykładowe obliczenia:

P = U_DD⋅I

P = 3 [V] ⋅ 0,2 [A] = 0,6 [W]

Zależności prądów pobieranych przez bramkę w funkcji częstotliwości przy obciążeniach R = 10k, C = 390pF oraz R = 270k, C = 390pF przedstawione są na wykresach 5, 6, 7.

Wykres 5. Zależność prądu pobieranego przez bramkę przy obciążeniu RC dla U_DD = 3 [V]

Wykres 6. Zależność prądu pobieranego przez bramkę przy obciążeniu RC dla U_DD = 5 [V]

Wykres 7. Zależność prądu pobieranego przez bramkę przy obciążeniu RC dla U_DD = 7 [V]

WNIOSKI I UWAGI:

W ćwiczeniu dokonywaliśmy pomiarów właściwości bramki CMOS typu NAND. Badana bramka zawierała się w układzie scalonym MCY 74011N. Przed pomiarami sprawdzono działanie bramki porównując otrzymane wyniki z tablicą prawdy bramki NAND (pkt. 1 ćwiczenia). Układ działał poprawnie.

W pkt. 2 wykreśliliśmy przy pomocy rejestratora charakterystykę wyjściową przy stanie niskim na wyjściu. Kształt charakterystyki jest zgodny z oczekiwaniami - podobny kształtem do charakterystyki diody. Na podstawie charakterystyk wyznaczyliśmy wyjściową rezystancję dynamiczną. Dla małych prądów rezystancja dynamiczna jest prawie stała, ponieważ ta część charakterystyki jest w rzeczywistości triodowym zakresem charakterystyki wyjściowej tranzystora NMOS. Natomiast dla większych prądów tranzystor wchodzi w nasycenie i rezystancja szybko rośnie do nieskończoności - małe zmiany prądu, duże zmiany napięcia. Z obliczeń widać, że rezystancja dynamiczna wyjściowa maleje wraz ze wzrostem napięcia zasilania U_DD.

W pkt. 3 ćwiczenia wykreślaliśmy charakterystyki wyjściowe bramki przy stanie wysokim na wyjściu. Również w tym wypadku otrzymana charakterystyka jest zgodna z oczekiwaniami - napięcie maleje ze wzrostem prądu. Podobnie jak poprzednio charakterystyka wyjściowa odpowiada charakterystyce wyjściowej tranzystora PMOS (z tym, że charakterystyka ta jest odwrócona i przesunięta o wartość napięcia zasilania). Powoduje to, że rezystancja dynamiczna rośnie wraz ze wzrostem prądu wyjściowego. Również w tym przypadku rezystancja dynamiczna maleje ze wzrostem wartości napięcia zasilania U_DD.

W pkt. 4 ćwiczenia wyznaczaliśmy charakterystyki przejściowe - zależności napięcia wyjściowego od napięcia wejściowego. Poziom przejścia napięcia ze stanu wysokiego do stanu niskiego powinien być, na zasadzie symetrii, równy połowie napięcia zasilania. Zasada ta jest w prawie spełniona w naszym przypadku. Dla napięcia zasilania 5V stan wysoki na wyjściu trwa od 0 do 2,2V, a tan niski od 2,4V do 5V. Dla napięcia zasilania 10V stan wysoki na wyjściu trwa od 0 do 4,9V, a tan niski od 5,3V do 10V. Dla napięcia zasilania 15V stan wysoki na wyjściu trwa od 0 do 7,9V, a tan niski od 8,1V do 15V. Bramka nie powinna pracować pomiędzy stanem niskim a wysokim.

W pkt. 5 ćwiczenia wyznaczaliśmy czasy propagacji dla napięć zasilania 3, 5, 7V. Na podstawie wyników widać, że im mniejsza wartość napięcia zasilania, tym dłuższe czasy przejścia ze stanu wysokiego w niski i stanu niskiego w wysoki, co z kolei powoduje, że maleje czas propagacji.

W pkt. 6 ćwiczenia badaliśmy zależność prądu i mocy pobieranej przez bramkę od częstotliwości i obciążenia. Z wykresów 5, 6 i 7 widzimy, że największy pobór mocy występuje przy częstotliwości ok. 100kHz niezależnie od napięcia zasilania. Im większa wartość obciążenia, tym mniejsza moc pobierana przez bramkę.

- 8 -

---