A
Przetwornik cyfrowo analogowy
A1 |
A2 |
A3 |
A4 |
Uwy[V] |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
-312,5mV |
0 |
0 |
1 |
0 |
-625mV |
0 |
0 |
1 |
1 |
-937,5mV |
0 |
1 |
0 |
0 |
-1,25V |
0 |
1 |
0 |
1 |
-1,56V |
0 |
1 |
1 |
0 |
-1,88V |
0 |
1 |
1 |
1 |
-2,19V |
1 |
0 |
0 |
0 |
-2,5V |
1 |
0 |
0 |
1 |
-2,81V |
1 |
0 |
1 |
0 |
-3,13V |
1 |
0 |
1 |
1 |
-3,44V |
1 |
1 |
0 |
0 |
-3,75V |
1 |
1 |
0 |
1 |
-312,5mV |
1 |
1 |
1 |
0 |
-4,38V |
1 |
1 |
1 |
1 |
-4,69V |
B
A1 |
A2 |
A3 |
A4 |
Uwy[V] |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
-312,5mV |
0 |
0 |
1 |
0 |
-625mV |
0 |
0 |
1 |
1 |
-937,5mV |
0 |
1 |
0 |
0 |
-1,25V |
0 |
1 |
0 |
1 |
-1,56V |
0 |
1 |
1 |
0 |
-1,88V |
0 |
1 |
1 |
1 |
-2,19V |
1 |
0 |
0 |
0 |
-2,5V |
1 |
0 |
0 |
1 |
-2,81V |
1 |
0 |
1 |
0 |
-3,13V |
1 |
0 |
1 |
1 |
-3,44V |
1 |
1 |
0 |
0 |
-3,75V |
1 |
1 |
0 |
1 |
-312,5mV |
1 |
1 |
1 |
0 |
-4,38V |
1 |
1 |
1 |
1 |
-4,69V |
C
A1 |
A2 |
A3 |
A4 |
Uwy[V] |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
-312,5mV |
0 |
0 |
1 |
0 |
-625mV |
0 |
0 |
1 |
1 |
-937,5mV |
0 |
1 |
0 |
0 |
-1,25V |
0 |
1 |
0 |
1 |
-1,56V |
0 |
1 |
1 |
0 |
-1,88V |
0 |
1 |
1 |
1 |
-2,19V |
1 |
0 |
0 |
0 |
-2,5V |
1 |
0 |
0 |
1 |
-2,81V |
1 |
0 |
1 |
0 |
-3,13V |
1 |
0 |
1 |
1 |
-3,44V |
1 |
1 |
0 |
0 |
-3,75V |
1 |
1 |
0 |
1 |
-312,5mV |
1 |
1 |
1 |
0 |
-4,38V |
1 |
1 |
1 |
1 |
-4,69V |
Zasadę działania czterobitowego przetwornika cyfrowo-analogowego, działającego na zasadzie sumowania prądów, przedstawiono na rysunku 4. Poszczególnym bitom liczby zapisanej w rejestrze wejściowym (zawierającym słowo kodowe) są przyporządkowane prądy na wejściu wzmacniacza proporcjonalne do wagi bitu.
Rys. 4. Przetwornik cyfrowo-analogowy.
Napięcia wyjściowe odpowiadające poszczególnym bitom są również proporcjonalne do wagi bitu. Klucze podłączające oporniki do źródła napięcia odniesienia sterowane są sygnałem cyfrowym. Napięcie wynikowe odpowiadające kombinacji bitów uzyskuje się w układzie sumatora analogowego; jest ono sumą napięć odpowiadających poszczególnym bitom. Przedstawiony przetwornik czterobitowy generuje 16 różnych poziomów napięcia o skoku A, zależnym od doboru Uref, R, oraz RS. Tabela 1 prezentuje sposób przyporządkowania kolejnym słowom kodowym analogowej wartości wyjściowej.
Wejściowy kod cyfrowy |
Wartość analogowego sygnału wyjściowego Uwy |
0000 |
0 |
0001 |
|
0010 |
|
0011 |
|
... |
... |
1111 |
|
Tabela 1. Konwersja cyfrowo - analogowa w przetworniku czterobitowym.
Buduje się zarówno przetworniki składające się z kilku elementów (np. sieci rezystorowej, wzmacniacza operacyjnego oraz układu zawierającego źródło napięcia odniesienia i przełączniki analogowe sterowane cyfrowo), jak też, w zasadzie mniej dokładne, przetworniki monolityczne. Przeciętne czasy działania przetwornika cyfrowo-analogowego wynoszą niecałą mikrosekundę.
Sygnałem wyjściowym w przetwornikach cyfrowo-analogowych jest prąd lub napięcie. Produkowane są też przetworniki cyfrowo-analogowe, w których cyfrowo nastawia się współczynnik (k Ⴃ 1) , przez który następnie mnoży się analogowy sygnał wejściowy; układy takie nazywa się potencjometrami nastawianymi cyfrowo lub cyfrowo-analogowymi członami mnożącymi.
Rzeczywisty przetwornik C/A - odstępstwa od charakterystyki idealnej:
błąd przesunięcia zera (rys. 4a)
błąd wzmocnienia (rys. 4b)
błąd nieliniowości (rys. 4c).
Rys. 4. Błędy rzeczywistego przetwornika analogowo - cyfrowego.
Przyczynami błędów jest najczęściej starzenie się elementów oraz zmiany temperatury.
Przetworniki analogowe / cyfrowe
Większość urządzeń pomiarowych lub rejestratorów sygnałów w systemach pomiarowych kontaktujących się bezpośrednio z obiektami badań reaguje na oddziaływania fizyczne (np. temperatura, napięcie elektryczne. itp.) zmieniające się w sposób ciągły (nazywane sygnałami analogowymi). Aby te informacje mogły być wykorzystane przez system komputerowy muszą być przetworzone w kodowane sygnały cyfrowe. Rolę tę spełniają przetworniki analogowo-cyfrowe (A/C) umieszczone na styku części analogowej i cyfrowej systemu.
Przetwornik analogowo / cyfrowy - układ elektroniczny, który zamienia wartości wielkości analogowej (ciągłej) na wartość cyfrową - w określonych momentach czasu
D)
A1 |
A2 |
A3 |
Uwy[V] |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
-625mV |
0 |
1 |
0 |
-1,25V |
0 |
1 |
1 |
-1,88V |
1 |
0 |
0 |
-2,5V |
1 |
0 |
1 |
-3,13V |
1 |
1 |
0 |
-3,75V |
1 |
1 |
1 |
-4,38V |
BRAMKA NAND charakterystyka przejsciowa
X Uwe /Y Uwy
Przyłączenie jakiegokolwiek wejścia A, B lub obydwu do masy, (co oznacza stan wejść równy 0) powoduje wyłączenie tranzystora T2 i T4, gdyż napięcie na bazie tranzystora T1 nie przekracza wartości 0,3V+0,7V=1V i jest niewystarczające do spolaryzowania złącza baza-kolektor tranzystora T1, złącza baza-emiter tranzystora T2 oraz złącza baza-emiter tranzystora T4 w stan przewodzenia (musiałoby być równe co najmniej 0,7V+0,7V+0,7V=2,1V). Gdy T2 jest wyłączony, wtedy T3 jest włączony i napięcie na wyjściu układu osiąga wartość 5V-0,3V-0,7V=4V, co oznacza stan wyjścia układu równy 1.
Napięcie 0,7V jest napięciem na przewodzącym złączu p-n, a napięcie
0,3V jest napięciem UCE(sat), a więc napięciem pomiędzy kolektorem i emiterem nasyconego tranzystora. Gdy oba wejścia A, B są na poziomie 1, wtedy złącza baza-emitery tranzystora T1 są spolaryzowane zaporowo - co powoduje, że napięcie na bazie tranzystora T1 może osiągnąć wartość 2,1V i jest wystarczające 7 do wprowadzenia tranzystorów T2 i T4 w stan włączenia. Napięcie na kolektorze tranzystora T2 (o wartości
1,4V) jest niewystarczające do spolaryzowania tranzystora T3 w stan przewodzenia (ze względu na obecność diody) i tranzystor T3 jest wyłączony. Napięcie wyjściowe osiąga wartość 0,3V i jest równe napięciu UCE(sat) tranzystora T4 - co oznacza stan 0 na wyjściu układu.
Charakterystyka poboru prądu bramki, NAND
Bramka logiczna NAND jest to bramka, której stan wyjścia wynosi 0, gdy każde z wejść ma stan 1 (bramka AND z inwerterem). Wyjścia obrazuje tabelka:
Wejście A |
Wejście B |
Wyjście Y |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
Bramki logiczne półsumator i sumator
Wejścia |
Wyjścia |
||
A |
B |
L1-suma |
L2-przeniesienie |
0 |
0 |
- |
X |
0 |
1 |
X |
- |
1 |
0 |
X |
- |
1 |
1 |
- |
- |
A |
B |
Cin |
S |
Cout |
0 |
0 |
0 |
X |
X |
0 |
1 |
0 |
|
X |
1 |
0 |
0 |
|
X |
1 |
1 |
0 |
X |
|
0 |
0 |
1 |
|
X |
0 |
1 |
1 |
X |
|
1 |
0 |
1 |
X |
|
1 |
1 |
1 |
|
|