1. Schemat i działanie tranzystorowego inwertora (bramki NO). Czas przeciągania (czas wyjścia z nasycenia) tranzystora bipolarnego.

Tranzystor przy sygnale wejściowym odpowiadającym jednemu poziomowi logicznemu, np. U_weH=E_C, jest nasycony, a przy sygnale wejściowym odpowiadającym drugiemu stanowi logicznemu, np. U_weL=0, jest odcięty. Indeksy H i L oznaczają wysoki i niski poziom napięcia. Jeżeli tranzystor jest odcięty, potencjał kolektora jest równy E_C. Jeżeli tranzystor jest nasycony, potencjał kolektora jest równy praktycznie 0. Wzmacniacz wysterowany od odcięcia do nasycenia z szybkim przejściem przez zakres aktywny nazwiemy wzmacniaczem przesterowanym. Użycie takiego wzmacniacza pozwala na:

1. zmianę poziomy sygnału (jego odwrócenie),

2. standaryzację sygnału,

3. zwiększenie mocy sygnału.

Układ przedstawiony wyżej realizuje funkcję negacji. Jeżeli tranzystor jest odcięty, stanowi on rozwarcie. Rezystancja wyjściowa jest równa rezystancji R_C. Wejście jest również obwodem rozwartym. Przy tranzystorze nasyconym rezystancja wyjściowa jest bardzo mała (ułamek oma), jak i rezystancja wejściowa tranzystora (ułamki omów). O rezystancji wejściowej całego układu decyduje rezystor R. Praktycznie traktuje się obwody wejściowe i wyjściowe przy nasyconym tranzystorze, jak obwody zwarte do masy poprzez tranzystor.

Czas przeciągania - czas wynikający z gromadzenia się ładunków w bazie, jest to czas od chwili pojawienia się skoku napięcia do chwili, w której prąd kolektora maleje do wartości równej 0,9 wartości maksymalnej I_Cmax­. Czas przeciągania głównie zależy od głębokości nasycenia tranzystora.

2. Czas propagacji bramki - definicja, porównać bramkę tranzystorową i TTL-LS.

Czas propagacji bramki logicznej określa, po jakim czasie od zmiany napięć wejściowych ustali się napięcie na wyjściu. Im mniejszy czas propagacji, tym szybciej może pracować bramka. Czas propagacji bramki tranzystorowej (RTL) jest wysoki i wynosi od 50 do 100 ns. Bramki TTL-LS charakteryzują się obecnością diod Shottky-ego włączonych równolegle do złącz C-B tranzystorów, uniemożliwiają one obniżenie potencjału kolektora bardziej niż ok. 0,3V poniżej potencjału bazy, a tym samym wprowadzenie tranzystora w stan silnego nasycenia. Dzięki temu znacznie zmniejsza się ładunek zgromadzony w bazie i skraca się czas potrzebny na wyprowadzenie tranzystora ze stanu nasycenia. Rezystancje bramek TTL-LS dobierane są pod kątem mniejszego poboru mocy. Czas propagacji takich bramek wynosi około 9ns, a pobór mocy 2mW (TTL-S, czas propagacji - 1,5-3ns, jednak pobór mocy 20-22,5mW).

3. Wymienić i krótko omówić parametry bramek TTL, rodzaje bramek.

Układy TTL są zasilane jednym napięciem +5V, moc zasilania jest przeciętna (ok. 10mW na jedną bramkę), są mało wrażliwe na zakłócenia, mają dużą obciążalność logiczną N=10 i dużą szybkość. Dla wejść poziomy napięć są następujące: „0” odpowiada napięciu 0V-0,8V, „1” odpowiada napięciu 2V-5V. Na wyjściach „0” odpowiada 0V-0,4V, „1” 2,4V-5V. Podane poziomy są gwarantowane dla wszystkich egzemplarzy, w każdych dopuszczalnych warunkach. Układy TTL budowane są w zasadzie jako połączenia bramek NAND o identycznych strukturach.

Rodzaje bramek: RTL, DTL, TTL, ECL, PMOS, COSMOS i inne. Dodatkowo, np. RTL dzielą się na bramki NOR, XOR, AND, NAND.

Innym układem TTL jest np. przerzutnik D wyzwalany zboczem.

4. Co to jest bramka „z otwartym kolektorem” i do czego służy?

Bramka z otwartym kolektorem (lub otwartym drenem) różni się od zwykłej bramki tylko brakiem aktywnego obciążenia dolnego tranzystora stopnia wyjściowego. Jeżeli używa się takich bramek, to trzeba gdzieś w układzie przewidzieć zewnętrzne rezystory obciążające. Wadą układów z otwartym kolektorem jest mniejsza szybkość i mniejsza odporność na szumy, w porównaniu z układami, które w stopniu wyjściowym mają układ z aktywnym obciążeniem. Przyczyną pogorszenia parametrów układu z otwartym kolektorem jest rezystorowe obciążenie tranzystora realizującego jego stopień wyjściowy. Wymienione wady układu z otwartym kolektorem spowodowały, że magistrale (szyny) komputerowe są prawie wyłącznie sterowane poprzez wzmacniacze z wyjściami 3-stanowymi. Niemniej jednak istnieją trzy przypadki, w których preferuje się układ z otwartym kolektorem (lub otwartym drenem):

- sterowanie zewnętrznymi obciążeniami (w ten sposób można np. wysterować żarówkę małej mocy zasilaną napięciem 12 V albo wytworzyć na rezystorze obciążającym bramkę falę prostokątną o amplitudzie 15 V.),

- tworzenie "sumy montażowej" (sumę montażową można tworzyć z bramek NOR, NAND i innych. Jeśli na wyjściu, choć jednej bramki pojawi się stan niski, w stanie niskim będzie wyjście całego układu. Omawiany układ jest czasami nazywany iloczynem montażowym (ang. wired-AND), ponieważ na wyjściu uzyskuje się stan wysoki tylko wtedy, gdy wyjścia wszystkich bramek są w stanie wysokim. Stosowana rzadko, z dwoma wyjątkami:

(a) wyjścia układów ECL (emitter-coupled logicy) są z natury wyjściami z otwartym emiterem i dlatego mogą być bezboleśnie łączone razem w celu utworzenia sumy montażowej,
(b) magistrale komputerowe zawierają wspólne linie nie wykorzystywane do transmisji danych (chodzi tu przede wszystkim o linie przerwań), których jedynym zadaniem jest sygnalizowanie, że co najmniej jedno urządzenie chce zwrócić na siebie uwagę. W tym przypadku suma montażowa jest najlepszym rozwiązaniem, gdyż realizuje ona wymaganą funkcję bez potrzeby stosowania jakichkolwiek układów arbitrażu.),

- wyjścia na magistrale (szyny) zewnętrzne (magistrale wyprowadzające dane na zewnątrz komputera. Dotyczy to, na przykład, magistrali służącej do połączenia komputera ze stacjami dyskowymi oraz magistrali IEEE-488 (oznaczanej również symbolami HPIB lub GPIB), wykorzystywanej do łączenia przyrządów pomiarowych z komputerem i między sobą.).

5. Co to jest „obciążalność” bramki? Wyjaśnić na przykładzie bramek TTL.

Obciążalność wyjściowa standardowej bramki TTL wynosi N = 10, co oznacza, że do wyjścia bramki może być przyłączonych 10 wejść innych bramek. Nieużywane wejścia bramek należy podłączyć poprzez opornik 1k (jeśli możemy zagwarantować, iż napięcie nie przekroczy 5,5V, to wejście można połączyć bezpośrednio) do zasilania +5V lub bezpośrednio do masy. Nie wolno pozostawiać wejścia "wiszącego", ponieważ powoduje to pogorszenie warunków pracy bramki (zwiększa się czas propagacji oraz zmniejsza się odporność na zakłócenia) i w konsekwencji może powodować błędy w działaniu urządzenia cyfrowego.

6. Co to jest „margines zakłóceń”? Wyjaśnić na przykładzie bramek TTL.

Margines zakłóceń to maksymalny poziom szumu, który może być dodany do poziomu logicznego (w najgorszym przypadku) i który nie powoduje błędnego działania układu. Margines zakłóceń układów TTL wynosi 0,4 V, ponieważ wejście układu TTL interpretuje dowolne napięcie o wartości mniejszej niż +0,8V jako stan niski i dowolne napięcie o wartości większej niż +2,0V jako stan wysoki, a napięcia na wyjściu w najgorszym przypadku mają wartości odpowiednio +0,4V i + 2,4V. W praktyce margines zakłóceń ma wartość znacznie większą od podanej, gdyż typowe wartości napięć wyjściowych odpowiadające stanom: niskiemu i wysokiemu są równe +0,2 V i 3,4 V, natomiast wartość napięcia progowego, które służy do rozpoznawania stanu na wejściu układu wynosi + 1,3 V. Jednak naprawdę dobry układ musi być projektowany na najgorszy przypadek.

7. Napisać tabelki prawdy podstawowych bramek: OR, AND, NOR, NAND, EX-OR, AND-OR-INWERT.

OR AND NOR NAND EX-OR (XOR)

x1	x2	y		x1	x2	y		x1	x2	y		x1	x2	y		x1	x2	y
0	0	0		0	0	0		0	0	1		0	0	1		0	0	0
0	1	1		0	1	0		0	1	0		0	1	1		0	1	1
1	0	1		1	0	0		1	0	0		1	0	1		1	0	1
1	1	1		1	1	1		1	1	0		1	1	0		1	1	0

AND-OR-INWERT - Bramka realizuje funkcję NOT((A AND B) OR (C AND D)).

A	B	C	D	y
0	0	0	0	1
0	0	1	1	0
1	1	0	0	0
0	1	0	1	1
1	0	1	0	1
0	1	1	0	1
1	0	0	1	1
1	1	1	1	0

8. Schemat przerzutnika RS z bramek NAND, działanie.

Przerzutnik jest elementem logicznym, który ma cechę zapamiętywania informacji. Inaczej mówiąc, przerzutnik ma dwa stany stabilne. Najprostsze przerzutniki można budować z bramek logicznych. Bardziej zaawansowane wymagają odpowiednich rozwiązań układowych. Przerzutniki posiadają zwykle kilka wejść sterujących oraz dwa (czasem tylko jedno) wyjścia przeciwsobne, które oznaczamy Q i
. Stan tych wyjść jest zawsze przeciwny.

S	R	Qn
1	1	Qn-1
0	1	1
1	0	0
0	0	1

W przypadku wykonania przerzutnika R-S z bramek NAND stanem aktywnym wejść jest stan 0, dlatego czasami przerzutnik taki oznacza się jako przerzutnik
. Gdy na wejściach R i S panuje stan 1, to przerzutnik pamięta swój poprzedni stan, oznaczony w tabelce jako Q_n-1. Dlatego właśnie ten element logiczny nazywamy elementem pamięciowym. Jeśli wejście S zmieni swój stan na 0 (R wciąż musi mieć stan 1), to na wyjściu Q pojawi się stan 1. Mówimy, iż poziom niski na wejściu S ustawia wyjście Q na 1. Drugie wejście, R, pełni funkcję odwrotną. Pojawienie się niskiego poziomu na R (na S musi być 1) spowoduje ustawienie stanu 0 na wyjściu Q. Mówimy, iż poziom niski na wejściu R zeruje wyjście Q. Problem pojawia się, gdy jednocześnie na obu wejściach R i S wystąpi stan 0.  W takim przypadku na obu wyjściach przerzutnika będzie stan 1. Ponieważ wyjścia Q i
zgodnie z definicją przerzutnika powinny przyjmować wartości przeciwne, jest to tzw. stan niedozwolony.

Po powrocie wejść do poziomu 1 przerzutnik zapamiętuje swój stan (stan wyjść się nie zmienia). Można go więc wykorzystać jako element pamiętający informację.

9. Schemat przerzutnika RS z bramek NOR, działanie.

S	R	Qn
1	1	Qn-1
0	1	1
1	0	0
0	0	1

Jeśli zamiast bramek NAND zastosujemy bramki NOR, to również powstanie przerzutnik R-S, lecz tym razem stanem aktywnym będzie wartość 1. Wyjścia przerzutnika zamieniają się miejscami (Q jest po przeciwnej stronie wejścia S na schemacie bramkowym). Jeśli na obu wejściach panuje stan 0, to przerzutnik pamięta poprzedni stan wyjścia, który w tabelce oznaczyliśmy jako Q_n-1. Jest to sytuacja analogiczna do przerzutnika R-S zbudowanego z bramek NAND. Podanie na wejście S (Set - ustaw) stanu 1 spowoduje ustawienie wyjścia Q na 1. Podanie stanu 1 na wejście R (Reset - zeruj) spowoduje wyzerowanie wyjścia Q. Jeśli na obu wejściach S i R pojawi się stan 1, to wyjścia ustawią się w stan 0 i przestaną być komplementarne (stan niedozwolony).

---