004 005
4
Str.
2.4. Hazard w układach kombinacyjnych....................... 02
Zadania . . ............................................. 64
3. SYNTEZA UKŁADÓW SEKWENCYJNYCH ..................... 67
3.1. Przykłady tworzenia opisu formalnego układów sekwencyjnych ... 67
3.2. Minimalizacja liczby stanów wewnętrznych................... 70
3.3. Zmiana rodzaju układu ............................... 77
3.4. Synteza układów synchronicznych ......... .............. 79
3.4.1. kodowanie stanów wewnętrznych ................... 79
3.4.2. Przerzutniki .................................. . 81
3.4.4. Synteza kombinacyjna ........................ 84
3.5. Synteza układów asynchronicznych ...................... . 89
3.5.1. Tworzenie grafu układu asynchronicznego............... 90
3.5.2. Struktura układów asynchronicznych ................. 95
3.5.3. Kodowanie układów asynchronicznych.............. 96
3.5.4. Synteza kombinacyjna układów asynchronicznych......... 100
Zadania................ . . . ............................ 104
4. REALIZACJA TECHNICZNA UKŁADÓW LOGICZNYCH ........... 107
4.1. Układy TTL....................................... 110
4.1.2. Bramki w serii 74 ............................... 115
4.2. Układy CMOS ..................................... 121
4.2.1. Podstawowe własności tranzystora MOSFET ........ 121
4.2.2. Bramki NOT, NAND i NOR ....................... 122
4.2.3. Główne charakterystyki elektryczne........... 124
4.2.4. Czas przełączania i propagacji....................... 126
4.2.5. Odporność szumowa ...... 127
4.2.6. Bramka transmisyjna ............................. 127
4.2.7. Bramka trójstanowa ............................ . 128
4.2.8. Układy LOCMOS............................... 129
Zadania........:...................................... 130
5. TYPOWE UKŁADY CYFROWE ............................. 131
5.1. Konwertery kodów . . . . ;........ 131
5.1.1. Kodery...................................... . 131
=• ' ' ' Str.
5.1.3. Inne konwertery ............................... 135
5.2. Multipleksery....................................... 136
5.3. Demultipleksery.............................. ... .... 141
5.4. Komparatory............ 143
5.5. Pamięci stałe ROM i PLA ..................... . ....... 146
5.5.1. Pamięci typu ROM '....... ...................... 148
5.5.2. Programowane matryce logiczne {PLA) ................ 153
5.6. Przerzutniki ....................................... 156
5.6.1. Przerzutniki asynchroniczne......................... 156
5.6.2. Przerzutniki synchroniczne ....... 157
5.7. Inne przerzutniki ................................... 165
5.7.1. Przerzutnik monostabilny ......................... 165
5.7.2. Przerzutnik astabilny ............................. 166
5.7.3. Przerzutnik Schmitta............................. 167
5.8. Rejestry ........................................... 168
* 5.8.1. Budowa rejestrów ........................... 168
5.8.2. Liczniki pierścieniowe............................. 171
5.8.3. Liczniki pseudopierścieniowe ....................... 172
5.8.4. Rejestry liniowe.............................. 173
5.9. Liczniki........................................... 174
5.9.1. Wiadomości ogólne............................... 174
5.9.2. Liczniki synchroniczne ........................... 176
5.9.3. Liczniki asynchroniczne ........................... 180
5.9.4. Skracanie cyklu w licznikach MSI..................... 183
5.10. Pamięci zapis/odczyt ................................. 186
5.10.1. Pamięci statyczne RAM ......................... 187
5.10.2. Pamięci dynamiczne RAM ....................... 188
5.10.3. Schemat blokowy pamięci RAM.................... 190
5.10.4. Inne rodzaje pamięci ........................... 191
5.11. Układy arytmetyczne................................. 193
5.11.1. Dodawanie i odejmowanie binarne................... 193
5.11.2. Dodawanie w kodzie BCD ....................... 201
5.11.3. Mnożenie binarne ............................. 202
5.11.4. Podsumowanie ............................... 206
5.12. Konwertery liczb dwójkowych na kod BCD i odwrotnie ......... 206
5.12.1. Konwertery liczb dwójkowych na kod BCD ........... 207
Wyszukiwarka
Podobne podstrony:
Str 1 (4) Zjawisko hazardu 4.1.6 Hazardem w układach kombinacyjnych określa się krótkie zakłócenia s
str 004 005 Str. Rozdział V. Granat ręczny przeciwpancerny wi. 1S43 . &
47759 str (159) 2 krok. Zapisanie danych zadania. 0,5 mola 2 KN03 x gramów 2 KN02 + 02 3
str 004 005 Okładkę, stronę tytułową oraz ilustracje projektował WALDEMAR WNUCZAK Redaktor JADW
str 004 005 Okładkę, stronę tytułową i rysunki projektowała BARBARA POCHWALSKA Redaktor BARBARA
str 004 005 Okładkę, stronę tytułową i rysunki projektował BOHDAN BOCIANOWSKI Redaktor MARIA PRZECZE
str 004 005 Okładkę, stronę tytułową i rysunki projektował WALDEMAR W NU CZAK Redaktor MARIA FRZECZE
str 004 005 Okładkę, stronę tytułową i rysunki projektował KONSTANTY M. SOPOCKO Redaktor JAN EKODALA
str 004 005 Okładkę, stronę tytułową 1 rysunki projektował KONSTANTY M. SOPOCKO Redaktor MARIA PRZEC
str 004 005 Okładkę, stronę tytułową 1 rysunki pr oj aktowa! MIECZYSŁAW WIŚNIEWSKI Redaktor technicz
str 004 005 (2) Wg projektu seryjnego JOZEFA CZESŁAWA BIEŃKA Okładkę projektował SZYMON
str 004 005 (3) Redaktor MARIA GOSZCZYŃSKA Koncepcja graficzna okładki i karty tytułowej serii
str (159) 2 krok. Zapisanie danych zadania. 0,5 mola 2 KN03 x gramów 2 KN02 + 02 3
więcej podobnych podstron