Image011

pod względem budowy logicznej stanowią dość wierną kopię analogicznych układów bipolarnych. Wadami tych układów są: względnie duża moc pobierana, znaczna złożoność schematowa i mała szybkość działania. W układach dynamicznych wady te są znacznie zmniejszone, jednakże układy te wymagają wielofazowej synchronizacji działania.

Podstawowym statycznym układem elementarnym, stosowanym powszechnie w cyfrowych układach scalonych MOS, jest inwerter realizujący logiczną funkcję negacji NIE (NOT). Typowy inwerter MOS składa się z tranzystora sterującego (aktywnego) oraz elementu obciążającego, którym zwykle jest również tranzystor MOS, zwany tranzystorem obciążającym. Istnieje wiele możliwych kombinacji połączeń dwu tranzystorów, które dają inwertery o różnych właściwościach, lecz praktyczne zastosowanie znalazło tylko kilka z nich. Obszerną analizę inwerterów wraz z ich pełną klasyfikacją zawiera monografia [26].

a

b

%

Symbole tranzystorów HOSFET•

9

OtyaśnieniaS(ang.source)-źnk//o,D(ang.(/min)-itren, S(anyyate)-bramka

Rys. 1.9. Inwerter MOS

a) symbole graficzne tranzystorów MOS, b) schemat ideowy

We wszystkich inwerterach, stosowanych w praktycznych układach cyfrowych, elementem sterowanym jest tranzystor z kanałem wzbogacanym (tranzystor normalnie wyłączony), gdyż tylko ten rodzaj tranzystorów umożliwia łączenie dowolnej liczby inwerterów bez konieczności zmian poziomu napięcia. Funkcję obciążenia może spełniać zarówno tranzystor z kanałem wzbogacanym, jak i tranzystor z kanałem zubożanym (tranzystor normalnie włączony).

Klasyczny i nadal najpowszechniej stosowany jest układ, w którym zarówno tranzystor sterujący, jak i obciążający są tranzystorami normalnie wyłączonymi (rys. 1.9).

Struktura tranzystora MOS jest naturalnym elementem pamięciowym, bowiem nawet niewielkie pojemności, które zależą od fizycznej budowy tranzystora, w powiązaniu z bardzo dużą rezystancją wejściową (10¹⁴ Q) i rezystancją dren--źródło w nieprzewodzącym tranzystorze MOS tworzą obwód o relatywnie dużej stałej czasu (np. 1 pF-10⁹ Q = 1 ms). Pojemność wejściowa może być użyta do magazynowania ładunku o wartości odpowiadającej bitowi informacji, a duża rezystancja wejściowa gwarantuje utrzymanie w niej ładunku przez pewien czas. Naturalnie ten ładunek musi być uzupełniany, gdyż po pewnym czasie zostałby

21