Image146

Image146



Wyjścia


Na rysunku 4.98 przedstawiono schemat ideowy układu licznika Johnsona mod. 16 zbudowanego z rejestru 164. Licznik w kodzie Johnsona o programowanej długości cyklu (wejścia Xl9 X2) zbudowanego z rejestru 164, przedstawiono na rys. 4.99.

Rys. 4.98. Licznik Johnsona zliczający mod. 16

A 8 C D E F G H

4>"t:


Takt


164


Zer.

A

8

c

D

E

F

G

H

0

0

0

0

0

0

0

0

1

0

0

0

0

0

0

0

1

1

0

0

0

0

0

0

1

1

1

0

0

0

0

0

1

1

1

1

0

0

0

0

1

1

1

1

1

0

0

0

1

1

1

1

1

1

0

0

1

1

1

1

1

1

1

0

1

1

1

1

1

1

1

1

0

1

1

1

1

i

1

1

0

0

1

1

1

1

1

1

0

0

0

1

1

1

1

1

0

0

0

0

1

1

1

1

0

0

0

0

0

1

1

1

0

0

0

0

0

0

1

1

0

0

0

0

0

0

0

1

0

0

0

0

0

0

0

0

4.3.2. Rejestry liniowe


Wyjścia

Rys. 4.99, Licznik Johnsona o programowej długości cyklu


X1

Długość

cyklu

H

B

2

H

C

3

H

D

4

H

E

5

H

F

6

H

G

7

JL.

H

8

4

H

3

B

H

10

C

H

11

D

H

12

E

H

13

F

H

14

. 6

H

15

4>

±

16


Rejestry przesuwające ze sprzężeniem zwrotnym wprowadzonym na pierwszy stopień, realizowanym za pomocą układu sumy mod. 2 (rys. 4.100) noszą nazwę rejestrów liniowych (ang. Linear Shift Register). Jeżeli rejestr zawiera n prze-rzutników, to można dobrać taki rodzaj sprzężenia zwrotnego, że będzie mógł przybierać 2"—1 stanów, generując na wyjściach poszczególnych przerzutników ciągi zero-jedynkowe.

Takt


Rys. 4.100. Schemat ideowy rejestru liniowego

156


Wyszukiwarka

Podobne podstrony:
Image257 Na rysunku 4.280 przedstawiono schemat ideowy układu, umożliwiającego realizację operacji X
Image100 Na rysunku 4.22 przedstawiono schemat ideowy bramki I-LUB-NIE realizującej funkcję: F= AB+C
Image141 Na rysunku 4.88 przedstawiono schemat ideowy pamięci szeregowej, zbudowanej z rejestrów prz
Image145 Na rysunku 4.95 przedstawiono schemat ideowy wykorzystania rejestru 198 jako licznika pierś
Image274 Na rysunku 4.305 przedstawiono schemat ideowy kaskadowego połączenia trzech programowanych
Image517 Na rysunku 4.658 przedstawiono schemat ideowy translatora sygnałów, w którym czasy narastan
Image215 Na rysunku 4.209 przedstawiono schemat logiczny 8-bitowego licznika synchronicznego, z doda
Image431 Na rysunku 4.515 podano schemat ideowy układu zbudowanego w oparciu o jeden przerzutnik mon
Image481 Na rysunku 4.602 przedstawiono schemat logiczny układu, stanowiącego rozwinięcie schematu i
Image566 Na rysunku 4.747 przedstawiono schemat logiczny układu sterującego polem odczytowym, składa

więcej podobnych podstron