Image167

dera nie decyduje o czasie dostępu do pamięci o ile suma tego opóźnienia i czasu dostępu do pamięci od wejścia CS jest mniejsza od sumy czasu dostępu do pamięci od wejść adresowych i czasu opóźnienia układów sterujących wejścia adresowe.

Minimalną i maksymalną wartość rezystorów R wylicza się analogicznie jak dla pojedynczego układu pamięci. Należy jednak zwracać uwagę, że czas dostępu do pamięci może się znacznie pogorszyć przy dołączeniu dużej liczby wyjść do wspólnego rezystora obciążenia R.

Przy dołączeniu 20 wyjść czas dostępu, wskutek dwudziestokrotnego zwiększenia pojemności wyjściowej, zwiększy się około dwukrotnie. Aby tego uniknąć

12 Układy Tli.

177